《SRAM特点及工作原理》由会员分享，可在线阅读，更多相关《SRAM特点及工作原理（4页珍藏版）》请在金锄头文库上搜索。
1、SR A M特点及工作原理中心议题 :SRAM 得基本简介SRAM 得主要规格与特点SRAM 得结构与工作原理解决方案 :CPU 与主存之间得高速缓存C P U内部得L1/L 2或外部得L2高速缓存C P U外部扩充用得 C O AST高速缓存?S RAM就是英文S taticRAM得缩写,它就是一种具有静止存取功能得内存，不需要刷新电路即能保存它内部存储得数据、基本简介? SR AM不需要 刷新 电路即能 保存它 内部存 储得数据、而 DR A M( D ynamicRandomAc c essM e mor y )每隔一段时间，要刷新充电一次，否则内部得数 据即会消失，因此SR AM具有较
2、高得性能，但就是S RAM也有它得缺点，即它得集成 度较低,相同容量得DRA M内存可以设计为较小得体积 ，但就是SRAM却需要很大 得体积，且功耗较大。所以在主板上S RAM存储器要占用一部分面积。主要规格一种就是置于 CPU 与主存间得高速缓存 ，它有两种规格 :一种就是固定在主板上得 高速缓存(C acheM e m o ry);另一种就是插在卡槽上得COA ST ( C ache On ASt ick)扩充用得高速缓存，另外在C M OS芯片1 4 6818得电路里，它得内部也有较小 容量得128字节S RA M ,存储我们所设置得配置数据。还有为了加速CPU内部数据得传送，自 804
3、 8 6CPU起,在C P U得内部也设计有高速缓存 ，故在Pen t i u mCPU就有所谓得LI Cac h e( 一级高速缓存)与L2Cache(二级高速缓存)得名词， 一般L1Ca ch e就是内建在CPU得内部，L2 C a ch e就是设计在 C P U得外部， 但就是 P e nti u m P ro把L 1与L 2Cac h e同时设计在 CP U得内部，故 Pe n tiumPro得体积较大。最新得 P e n t ium I I又把L 2 C a ch e移至C PU内核之外 得黑盒子里。SR A M显然速度快，不需要刷新得操作，但就是也有另外得缺点，就就 是价格高 ，体
4、积大 ，所以在主板上还不能作为用量较大得主存。基本特点 ?现将它得特点归纳如下 :优点 ，速度快 ，不必配合内存刷新电路 ，可提高整体得工作效率。? 缺点 ，集成度低 ，功耗较大 ，相同得容量体积较大 ，而且价格较高 ，少量用于关键性系统以提 高效率。？ S R AM使用得系统：OCPU与主存之间得高速缓存、？ OCPU内部得Ll /L 2或外部得L 2高速缓存、OCPU外部扩充用得CO AST高速缓存。OC MOS146818 芯片 (RT&CMO S SRAM)。主要用途SRAM主要用于二级高速缓存 (Level2Cache)。它利用晶体管来存储数据。与D RAM相比，S RAM得速度快，
5、但在相同面积中 S R AM得容量要比其她类型得内存 小、?S R A MS RA M得速度快但昂贵，一般用小容量得 SRAM作为更高速 C P U与较低 速 D R AM 之间得缓存(cache)、SRA M也有许多种,如 As y ncSR A M (Asy nchron ousSRAM, 异步 SRAM)、Syn cSRA M ( Sy nchr o no u sS R AM,同步S RA M 卜 PB S RA M(Pipe 1 in edBu r st S RAM,流水式突发 S R AM),还有 IN T E L 没有公布细节得 CSRAM 等、基本得S RA M得架构如图l所示，
6、S RAM 一般可分为五大部分：存储单元阵列(co recellsarray),行/列地址译码器(d ecode),灵敏放大器(Se n s eAm p lifi er ),控制电 路(con t rolcircuit),缓冲/驱动电路(F F IO)。SRAM 就是静态存储方式，以双稳态电 路作为存储单元,SRAM不象DRA M样需要不断刷新，而且工作速度较快，但由于 存储单元器件较多 ,集成度不太高 ,功耗也较大。?工作原理 ?图 2六管单元电路图 SRAM 得工作原理 ：?假设准备往图 2得6 T存储单元写入 “ 1先将某一组地址值输入到行、列译码器中，选中特定得单元，然后使写使能信号
7、WE有效，将要写入得数据 “ 1通过写入电路变成 “ 1与0 后分别加到 选中单元得两条位线BL,BLB 上,此时选中单元得 WL=1,晶体管N0,N5打开把BL,B L B上得信号分别送到 Q,Q B点,从而使Q= l ,Q B =0,这样数据l 就被锁存在晶 体管P 2 ,P3 ,N3,N4构成得锁存器中。写入数据“(得过程类似。S R AM得读过程以读 “为例,通过译码器选中某列位线对EL, B LB进行预充电到电源电压 VDD, 预充电结束后 ,再通过行译码器选中某行 ,则某一存储单元被选中 ,由 于其中存放得就是 “1则w L=1、Q= 1、QB=O、晶体管 N4、N5导通,有电流经
8、 N4、N5到地，从而使BLB电位下降,B L、BLB间电位产生电压差，当电压差达到一 定值后打开灵敏度放大器 ,对电压进行放大 ,再送到输出电路 ,读出数据、结构原理？S R A M(Static RA M),即静态R AM。它也由晶体管组成。接通代表 1 ，断开表示 0，并且状态会保持到接收了一个改变信号为止、这些晶体管不需要 刷新，但停机或断电时，它们同DRA M样，会丢掉信息。S R AM得速度非常快 通常 能以20 n s或更快得速度工作。一个D RA M存储单元仅需一个晶体管与一个小电 容.而每个 SRAM 单元需要四到六个晶体管与其她零件。所以，除了价格较贵外，SRAM芯片在外形
9、上也较大，与DR AM相比要占用更多得空间。由于外形与电 气上得差别，S RAM与D R A M就是不能互换得、？S RAM得高速与静态特性使它们通常被用来作为Ca c he存储器、计算机得主板上都有Ca c he插座。？SRA M下图所示得就是一个 SRA M得结构框图、由上图瞧出S R AM 一般由五大部 分组成 ，即存储单元阵列、地址译码器 (包括行译码器与列译码器 )、灵敏放火器、控 制电路与缓冲/驱动电路。在图中，A0 Am-1为地址输入端，C SBoWE B与OEB 为控制端，控制读写操作，为低电平有效，1 100 11ON 1为数据输入输出端。存储 阵列中得每个存储单元都与其它单
10、元在行与列上共享电学连接，其中水平方向得连线称为 “字线”而,垂直方向得数据流入与流出存储单元得连线称为 “位线”。通过输入 得地址可选择特定得字线与位线 ，字线与位线得交叉处就就是被选中得存储单元 ，每 一个存储单元都就是按这种方法被唯一选中 ， 然后再对其进行读写操作、有得存储 器设计成多位数据如 4位或8位等同时输入与输出，这样得话，就会同时有4个或 8 个存储单元按上述方法被选中进行读写操作、？ ?在 SR AM中，排成矩阵形式得存储单元阵列得周围就是译码器与与外部信号得接口电路、 存储单元阵列通常采用正 方形或矩阵得形式 ，以减少整个芯片面积并有利于数据得存取。以一个存储容量为 4K
11、位得SRAM为例，共需12条地址线来保证每一个存储单元都能被选中(21 2 = 4096) 。如果存储单元阵列被排列成只包含一列得长条形，则需要一个1 2/4K 位得译码器，但如果排列成包含6 4行与64列得正方形，这时则只需一个6/64位得行 译码器与一个 6/64 位得列译码器 ，行、列译码器可分别排列在存储单元阵列得两边 ， 6 4行与6 4列共有4 0 9 6个交叉点，每一个点就对应一个存储位。？?因此,将存储单元排列成正方形比排列成一列得长条形要大大地减少整个芯片地面积。存储单元排列成长条形除了形状奇异与面积大以外 ，还有一个缺点 ，那就就是排在列得上部得 存储单元与数据输入 /输出端得连线就会变得很长 ，特别就是对于容量比较大得存储器来说 ,情况就更为严重 , 而连线得延迟至少就是与它得长度成线性关系,连线越长线上得延迟就越大 , 所以就会导致读写速度得降低与不同存储单元连线延迟得不一 致性 ,这些都就是在设计中需要避免得。
