数电课程设计-秒计时器

上传人:人*** 文档编号:512725437 上传时间:2022-09-30 格式:DOCX 页数:20 大小:321.24KB
返回 下载 相关 举报
数电课程设计-秒计时器_第1页
第1页 / 共20页
数电课程设计-秒计时器_第2页
第2页 / 共20页
数电课程设计-秒计时器_第3页
第3页 / 共20页
数电课程设计-秒计时器_第4页
第4页 / 共20页
数电课程设计-秒计时器_第5页
第5页 / 共20页
点击查看更多>>
资源描述

《数电课程设计-秒计时器》由会员分享,可在线阅读,更多相关《数电课程设计-秒计时器(20页珍藏版)》请在金锄头文库上搜索。

1、课程设计任务书学生姓名: 专业班级: 指导教师: 工作单位: 题目: 30秒计时器电路设计 控制电路的设计. 13 报警电路.16摘 要计时器在人类生活中有着非常重要而广泛的应用,古时候人们就开始用沙漏和水漏做定时工具,随着科技和社会的发展,人们开始用全新的方法来改造计时器以达到准确计时的目的。篮球竞赛计时器就是一种典型的计时器的应用。在篮球比赛中规定球友持球的时间不能超过30秒,否则就是犯规。本课程设计的“篮球竞赛30秒计时器”,可用于篮球比赛中,用于对球员持球时间进行30秒限制,一旦球员持球的时间超过了30秒,它将自动报警从而判定刺球员的犯规。本文设计用的是实现以中小规模集成电路设计计时器

2、的方法,它是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。它是由时钟脉冲产生电路、计数电路、译码驱动及显示电路、报时电路及电源电路组成。时钟脉冲采用555定时器构成多谐振荡电路产生,。通过EDA软件Multisim10绘制了电子电路仿真原理图,并进行仿真,同时用万能板焊接制作了硬件实现电路。AbstractClock ,as we all know,is widly and importantly used in human ancient,our ancestorbegan to use sandglass and hourglass as timework,but,with the

3、 fast development of science and sociaty,people start using all new method to change out clock and make it more exacat.Basketball game is a particular field to use is a rule in basketball game that player cant hold the ball exceed 30 seconds,otherwise it is a foul.”the 30 seconds clock in basketball

4、 game”designed in my course design can used in badketball game,to limited players hold the ball in players hold ball over 30 seconds it will give an alarm by itself to judge the player is foul.What the paper use is the design to realize medium scale with integrated circuit design method, it is a kin

5、d of typical digital circuits, including the portfolio logic circuit and the sequential is constitute by the clock pulse circuits, counting circuit, decode drive and display circuit, chime circuit and power circuit component. Clock pulse 555 timing constitute by multiple resonance swing circuit prod

6、uce,. we draws electronic circuit simulation principle chart and simulation through Multisim10 EDA software, at the same time we use the universal plate welding to made hardware realization circuit.1系统原理框图图 1系统原理框图秒脉冲发生器计时器译码显示电路控制电路报警电路外部操作开关一 1秒脉冲发生器: 秒脉冲信号发生器需要产生一定精度和幅度的矩形波信号。实现这样矩形波的方法很多,可以由非门和石

7、英振荡器构成,可由单稳态电路构成,可以由施密特触发器构成,也可以由555点哭构成等。不同的电路队矩形波频率的精度要求不同,由此可以选用不同电路结构的脉冲信号发生器。本实验中由于脉冲信号作为计数器的计时脉冲,其精度直接影响计数器的精度,因此要求脉冲信号有比较高的精度。一般情况下,要做出一个精度比较高的 频率很低的振荡器有一定的难度 工程上解决这一问题的办法就是先做一个频率比较高的矩形波震荡器,然后将其输出信号通过计数器进行多级分项,就可以得到频率比较低 精度比较高的脉冲信号发生器,其精度取决于振荡器的精度和分级项数。230秒减法计数器: 30秒减法计数器采用74LS192设计,74LS192是十

8、进制同步加法|减法计数器,采用8421BCD码编码,具有直接清零 异步置数功能。74LS192的逻辑功能表如下: CPU CPD LD CR 操作 0 0 置数 1 1 0 加计数 1 1 0 减计数 1 清零3.控制电路 按照系统的要求,电路应该完成以下4个功能;1)当操作直接清零按键时,要求计数器清零。2)当启动按键闭合时,控制电路应封锁时钟信号CP(秒脉冲信号),同时计数器完成置数功能,显示器显示30秒字样。当启动按键释放时,计数器开始减法计数。3)当暂停连续开关处于暂停状态时,控制电路封锁计数脉冲,计数器停止计数,显示器显示原来的数,而且保持不变,当暂停连续开关处于连续状态时,计数器正

9、常计数,另外,外部操作开关都应该采取消抖措施,以防止机械抖动造成电路工作不稳定。4)当计数器递减到零时,控制电路输出报警信号,计数器保持状态不变。2方案设计与论证时间脉冲产生电路方案一:由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。图 2 555与RC组成的多谐振荡器图 方案二:由14位二进制串行计数器/分频器和振荡器CD4060、BCD同步加法计数器CD4518构成的秒信号发生器。图 3 石英晶体振荡器图电路中利用CD4060组成两部分电路。一部分是14级分频器,其最高分频数为16384;另一部分是由外接电子表用石英晶体、电阻及电容构成振荡频率为32768Hz的振荡器。震荡

10、器输出经14级分频后在输出端Q14上得到1/2秒脉冲并送入由1/2 CD4518构成的二分频器,分频后在输出断Q1上得到秒基准脉冲。方案选择:本课程设计中对秒脉冲信号的精度要求并不是很高,并且方案二中用CD4060和分频器构成的基准秒脉冲发生电路较于前者要复杂的多,而且CD4060和CD4518我们平常很少用,对其功能和引脚信息了解不多,所以,我们选用了方案一,用555定时器构成电路中的脉冲信号发生器。控制电路(1) 暂停/连续控制电路电路中通过外部操作开关控制脉冲信号的连续与暂停来实现整个电路的连续与暂停功能。通过开关控制高低电平的接入,进而控制秒脉冲是否接入计数器,从而达到暂停和连续的功能

11、。原理图如下所示。(2) 置数/启动控制电路利用单刀双掷开关一端接地一端接电源,控制给计数电路的复位清零引脚接入高低电平计数电路在数字系统中使用的最多的时序电路要算是计数器了。计数器不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 计数器的种类非常多。如果按计数器中的触发器是否同时翻转分类,可以将计数器分为同步式和异步式两种。在同步计数器中,当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中,触发器的翻转由先有后,不是同时发生的。在设计中我们选择的是同步加/减计数器74LS192。它是双时钟同步可逆计数器,是8421BCD码计数,其详细引脚图及

12、功能表如下:图3.3.1 74LS192引脚图表3.3.1 74LS192功能表 输入 输出 CR LD CPU CPDD3 D2 D1 D0 Q3 Q2 Q1 Q0 1 X X X X X X X O 0 0 0 0 0 X X d c b a d c b a 0 1 1 1 X X X X 保持 0 1 1 X X X X 加计数 0 1 1 X X X X 减计数表中CR是清零端,LD是置数端,CPU是加计数时钟输入端,CPD是减计数时钟输入端,D3D2D1D0DO都是计数器预置数输入端,Q3Q2Q1Q0都是数据输出端,另外,C0是非同步进位输出端,BO是非同步借位端输出端。译码驱动及显示单元电路BCD码七段译码驱动器型号有74LS47(共阳)74LS48(共阴)、CD4511(共阴)等,本设计采用的是74LS48。其中A-D为BCD码输入端;a-g为译码输出端,输出“1”有效,用来驱动LED共阴数码管;LT为测试输入端,LT=0时,译码输出全为“1”;BI为消隐输入端,BI=0,译码输出端全为“0”;LE为锁定端,LE=1时译码器处于锁定状态,译码输出端保持在LE=0时的数值,LE=0为正常译码。 74LS48内有上拉电阻,故只需要在输出端与数码管管脚端之间串入限流电阻即可工作。译码器还有拒伪码功能,当输入码超过1001时,输出全为“0”,数码管熄灭。 74LS48引脚图

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 建筑/环境 > 施工组织

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号