《单片机IO端口工作原理》由会员分享，可在线阅读，更多相关《单片机IO端口工作原理（7页珍藏版）》请在金锄头文库上搜索。
1、单片机IO端口工作原理（PO端口，漏极开路,推挽,上拉电阻,准双向口）一、P0端口的结构及工作原理P0 端口 8 位中的一位结构图见下图VI&读锁存器楡人缓冲器 地址/数据+VCC控制信号（队1）内部总线输入缓冲器读引脚PG X脚锁存器写锁存器单申初自学网http:/www. c5L ciP0 口工作原理图PQx引脚萝蹄开关r -*输入缓冲器：在 P0 口中，有两个三态的缓冲器，三态门有三个状态，即在其的 输出端可以是高电平、低电平，同时还有一种就是高阻状态。图中有一个是读锁 存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器 的这个缓冲器的三态控制端（上图中标号为读锁存器
2、端）有效。图中另一个 是读引脚的缓冲器，要读取 P0.X 引脚上的数据，也要使标号为读引脚的这 个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总 线上。D锁存器：一个触发器可以保存一位的二进制数（即具有保持功能），在51单 片机的32根I/O 口线中都是用一个D触发器来构成锁存器的。图中的锁存器，D 端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q 非是反向输出端。对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反 向输出端Q非的。如果时序控制端CP的时序脉冲
3、一旦到了，这时D端输入的数 据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失 了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。 如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改 变Q端的状态。多路开关：在 51单片机中，当内部的存储器够用（也就是不需要外扩展存储器 时，这里讲的存储器包括数据存储器及程序存储器）时，P0 口可以作为通用的 输入输出端口（即I/O）使用，对于8031 （内部没有ROM）的单片机或者编写的 程序超过了单片机内部的存储器容量，需要外扩存储器时，P0 口就作为地址/ 数据总线使用。那么这个多路选择开关
4、就是用于选择是做为普通I/O 口使用还 是作为数据/地址总线使用的选择开关了。大家看上图，当多路开关与下面 接通时，P0 口是作为普通的I/O 口使用的，当多路开关是与上面接通时，P0 口 是作为地址/数据总线使用的。输出驱动部份：从上图中我们已看出，P0 口的输出是由两个MOS管组成的推拉 式结构，也就是说，这两个MOS管一次只能导通一个，当VI导通时，V2就截止， 当V2导通时，VI截止。还有与门、与非门。1、作为 I/O 端口使用时的工作原理P0 口作为I/O端口使用时，多路开关的控制信号为0（低电平），图中与门输出 的也是一个0（低电平），V1管就截止，且多路开关是与锁存器的Q非端相接
5、的 （即P0 口作为I/O 口线使用）。P0 口用作I/O 口线，其由数据总线向引脚输出（即输出状态）的工作过程：当 写锁存器信号CP有效，数据总线的信号f锁存器的输入端Df锁存器的反向输 出Q非端f多路开关一V2管的栅极一V2的漏极到输出端P0.X。由于当多路开关 的控制信号为低电平0时，与门输出为低电平，VI管是截止的，所以作为输出 口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上 拉电阻。下图就是由内部数据总线向P0 口输出数据的流程图（红色箭头）。写镇亦器读引脚POaP0 口用作I/O 口线，其由引脚向内部数据总线输入（即输入状态Input）的工 作过程：数据输
6、入时（读P0 口）有两种情况1、读引脚读芯片引脚上的数据，读引脚数时，读引脚缓冲器打开（即三态缓冲器的控制端 要有效），通过内部数据总线输入，请看下图（红色简头）。&VIHEi-VCC读锁存器能人二冲肚地址/数据U控制信号g 1）P0 口读弓I脚时的婕程匚内部总线写硕有器饺引脚P0.词脚输入玻冲器地址/数据/控制信号（h JP X脚锁存器PO. x引脚PO 口读顿存器时的流程2、读锁存器通过打开读锁存器三态缓冲器读取锁存器输出端 Q 的状态，请看下图（红色箭 头）：读锁存器内部总线写谶存器读引脚 在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。例 如，当从内部总线输出低电平
7、后，锁存器Q=0, Q非=1,场效应管V2开通，端 口线呈低电平状态。此时无论端口线上外接的信号是低电乎还是高电平，从引脚 读入单片机的信号都是低电平，因而不能正确地读入端口引脚上的信号。又如， 当从内部总线输出高电平后，锁存器Q=1, Q非=0,场效应管T2截止。如外接 引脚信号为低电平，从引脚上读入的信号就与从锁存器读入的信号不同。为此， 8031单片机在对端口 P0 P3的输入操作上，有如下约定：为此，8051单片机 在对端口 P0 P3的输入操作上，有如下约定：凡属于读-修改-写方式的指令， 从锁存器读入信号，其它指令则从端口引脚线上读入信号。读-修改-写指令的特点是，从端口输入（读）
8、信号，在单片机内加以运算（修改） 后，再输出（写）到该端口上。下面是几条读-修改-写指令的例子。ANL P0,#立即数;POf立即数P0ORL P0,A;POAPOINC P1;P1+1P1DEC P3;P3-1P3CPL P2;P2P2这样安排的原因在于读-修改-写指令需要得到端口原输出的状态，修改后再输 出，读锁存器而不是读引脚，可以避免因外部电路的原因而使原端口的状态被读 错。PO端口是8031单片机的总线口，分时出现数据D7 D0、低8位地址A7 一 AO, 以及三态，用来接口存储器、外部电路与外部设备。P0端口是使用最广泛的I /O 端口。2、作为地址/数据复用口使用时的工作原理在访
9、问外部存储器时P0 口作为地址/数据复用口使用。这时多路开关控制信号为1，与门解锁，与门输出信号电平由 “地址/数据”线信号决定；多路开关与反相器的输出端相连，地址信号经“地 址/数据”线f反相器一V2场效应管栅极一V2漏极输出。例如：控制信号为1,地址信号为“0时，与门输出低电平，VI管截止；反相 器输出高电平，V2管导通，输出引脚的地址信号为低电平。请看下图（兰色字 体为电平）：刃截止输出为低电平P0口作地址线，揑制危号坷1T 地扯佶号为0时的壬作流程 圉反之，控制信号为“ 1”、地址信号为“ 1”，“与门”输出为高电平，V1管导 通；反相器输出低电平，V2管截止，输出引脚的地址信号为高电
10、平。请看下图 （兰色字体为电平）：读锁存器读引脚內鄱总线k写锁疗器一.CLK控制信号1 &LP0口作期地址线，揑制信辱为1. 地*k信号為1时的工作St程BB可见，在输出“地址/数据”信息时，V1、V2管是交替导通的，负载能力很强, 可以直接与外设存储器相连，无须增加总线驱动器。P0 口又作为数据总线使用。在访问外部程序存储器时，P0 口输出低8位地址信 息后，将变为数据总线，以便读指令码（输入）。在取指令期间，“控制”信号为“0”，VI管截止，多路开关也跟着转向锁存器 反相输出端Q非；CPU自动将0FFH（11111111，即向D锁存器写入一个高电平T）写入P0 口锁存器，使V2管截止，在读
11、引脚信号控制下，通过读引脚三 态门电路将指令码读到内部总线。请看下图：如果该指令是输出数据，如MOVX DPTR，A （将累加器的内容通过P0 口数据 总线传送到外部RAM中），则多路开关“控制”信号为1,“与门”解锁，与输出地址信号的工作流程类似，数据据由“地址/数据”线一反相器一V2场效 应管栅极fV2漏极输出。如果该指令是输入数据（读外部数据存储器或程序存储器），如MOVXA, DPTR （将外部RAM某一存储单元内容通过P0 口数据总线输入到累加器A中），则输 入的数据仍通过读引脚三态缓冲器到内部总线，其过程类似于上图中的读取指令 码流程图。通过以上的分析可以看出，当P0作为地址/数据总线使用时，在读指令码或输入 数据前，CPU自动向P0 口锁存器写入0FFH，破坏了 P0 口原来的状态。因此，不 能再作为通用的I/O端口，即程序中不能再含有以P0 口作为操作数（包含源操 作数和目的操作数）的指令。
