《fpga毕业设计开题报告》由会员分享，可在线阅读，更多相关《fpga毕业设计开题报告（7页珍藏版）》请在金锄头文库上搜索。
1、fpa毕业设计开题报告pga毕业设计开题报告 FPA(iel-ogaleGate rray）,即现场可编程门阵列,它是在PAL、A、PLD等可编程器件的基础上进一步发展的产物。以下是fga毕业设计开题报告,欢迎阅读。 1选题目的意义和可行性在这个时间就是金钱的年头里，数字电子钟已成为人们生活中的必需品。目前应用的数字钟不仅可以实现对年、月、日、时、分、秒的数字显示，还能实现对电子钟所在地点的温度显示和智能闹钟功能，广泛应用于车站、医院、机场、码头、厕所等公共场所的时间显示。随着现场可编程门阵列（ ild prom-mlegae arra，FPG) 的出现，电子系统向集成化、大规模和高速度等方向
2、发展的趋势更加明显，作为可编程的集成度较高的AIC,可在芯片级实现随意数字逻辑电路,从而可以简化硬件电路，提高系统工作速度,缩短产品研发周期。故利用 PGA这一新的技术手段来探讨电子钟有重要的现实意义。设计采纳GA现场可编程技术，运用自顶向下的设计思想设计电子钟。避开了硬件电路的焊接与调试,而且由于PG的 I /O端口丰富,内部逻辑可随意更改,使得数字电子钟的实现较为便利。本课题运用ylone EP1CQ20的FPGA器件,完成实现一个可以计时的数字时钟。该系统具有显示时、分、秒，智能闹钟,按键实现校准时钟,整点报时等功能。满意人们得到精确时间以刚好间提示的需求，便利人们生活。 探讨的基本内容
3、与拟解决的主要问题 2.1探讨的基本内容 数字时钟是采纳电子电路实现对时间进行数字显示的计时装置,由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度不断提高。数字时钟系统的实现有许多，可以利用VeilgD语言在Qaru II里实现时、分、秒计数的功能。在芯片内部存储器设24个字节分别存放时钟的时、分、秒信息。数字时钟首先是秒位(共8位)上根据系统时钟CLK进行计数,存储器内相应的秒值加1;若秒位的值达到60（1100),则将其清零,并将相应的分位(共8位）的值加1;若分值达到60（1000），则清零分位，并将时位（共位）的值加;若计数满 24（001)后整个系统从 0起先重新进
4、行计数。本设计运用Ccoe E1CQ20的FA器件为核心，通过编写程序,完成此电子时钟的主要功能显示时,分，秒,以及通过按键实现校准时钟主要功能，运用ED液晶屏显示，分别显示时，分，秒。并且能够实现附加功能-闹铃设置功能和整点报时。22 拟要解决的问题 本设计电子钟系统功能简洁，用Cclne P6Q240的FPA器件为核心，通过编写程序,完成此电子时钟的主要功能。 本课题主要解决以下问题： ()学习VrilogDHL语言、 运用QrtI环境进行程序设计。 用VerilogDHL语言能进行综合的电路设计,也可用于电路的仿真；设计的规模是随意的，语言不对设计规模施加任何限制；内置各种基本的逻辑门。
5、便于改进和扩充,有利于本系统的研制，并使其性能更完备的。 （2) 在了解Cycone EP1C6Q0的GA器件的基础上设计程序。 对于Alte公司Clne系列EP1CQ20芯片须要有所了解,数码管显示、 键盘输入,都在芯片上安排各自的/O口引脚,这样就须要对各自的/口配置，并且编写各自的程序,来实现各自的功能。与此同时,为了爱护芯片，未运用的引脚都要设置三态输入。(3) yclone EP1C6Q240的FPGA器件的动态数码管和显示模块程序的编写。 须要了解E1C6Q4内部原理构造,熟识动态数码管和显示模块的内部功 能指令。 (4) 实现闹铃设置功能和整点报时的附加功能的程序编写。(5) 将
6、各个模块单独调试胜利后,进行整合,进行整体系统调试。 总体探讨思路及预期探讨成果 31总体探讨思路 本设计通过在uatuI编程、运用芯片，实现时间显示。运用键盘对时间进行调时，并且设定闹钟和定时闹铃。设计系统由计时模块、显示模块、键盘模块、闹铃模块、校时模块6个模块组成。 (1) 分频模块 晶体振荡器是构成数字式时钟的核心,振荡器的稳定度及频率的.精度确定了数字钟计时的精确程度,它保证了时钟的走时精确及稳定。 石英晶体的选频特性特别好，只有某一频率点的信号可以通过它,其它频率段的信号均会被它所衰减，而且,振荡信号的频率与振荡电路中的、C元件的数值无关。因此，这种振荡电路输出的是精确度极高的信号
7、。然后再利用分频电路，将其输出信号转变为秒信号。本系统运用的晶体振荡器电路给数字钟供应一个频率稳定精确的MHz的方波信号，其输出至分频电路。经分频后输出HZ的标准秒信号CLK、MHZ的按键扫描信号、HZ的按键去抖信号和50HZ用于报时模块的输入信号。（2）计时模块 将时钟的时、分、秒分成24个字节，秒的个位为hour,十位为hr,以此类推到hu。数字时钟首先是秒位（共8位)上根据系统时钟CLK进行计数,存储器内相应的秒值加1；若秒位的值达到6（00),则将其清零,并将相应的分位(共8位）的值加1；若分值达到60(11000），则清零分位,并将时位（共位)的值加；若计数满 24(1000)后整个
8、系统从 起先重新进行计数。 (3)显示模块静态数码管通过分频模块得到z的频率信号，加载于时钟输入端,最终通过气短译码模块一码后在数码管上显示出来。 动态数码管的个数码管分别由8个选通信号DG0DI7来选择。被选通的数码管显示数据,其余关闭。但是本系统的时钟是能够实现在同一时间内显示8个数码管上的时间值,这样就必需是的8个选通信号DIG0DI7分别单独选通，同时在段信号输入口加上对应数据管上显示的数据,于是随着选通信号的扫描就能实现扫描显示的目的。 (4） 闹钟模块 闹铃模块用蜂鸣器实现,当系统时间走时到整点或者是闹铃设置的时间，蜂鸣器会响起。(）键盘模块键盘模块设有4个独立键盘,功能分别为“设
9、置”、“确认”、“加/闹铃开关”、“减/整点报时开关”。系统内通过编写键盘调时的程序，进行调用来实现。(6）校时模块 按下设置键可以进去Mode模式,选择闹钟定时或者是时钟校时。可以通过“加/闹铃开关”、“减整点报时开关”两个键的限制来实现调整闹钟定时功能或者调时的功能。 3.2探讨预期成果 在uartusI下程序调试胜利,在FGA的P1C6240芯片上进行烧写运行,可以胜利初始化时间信息,并且更新时间:能显示时间信息时、分、秒。液晶屏的第四行显示时钟调整文字。实现键盘限制程序，可以通过四个按键（设置、加键/闹钟开关、减键整点报时开关、确认)对时间进行调时，先按下“设置”键,界面切换到调时界面，“加键”和“减键”分别对对应时间值进行加“1”和减“1”修改。本文来源:网络收集与整理，如有侵权,请联系作者删除，谢谢!第1页 共1页第 1 页 共 1 页第 1 页 共 1 页第 1 页 共 1 页第 1 页 共 1 页第 1 页 共 1 页第 1 页 共 1 页第 1 页 共 1 页第 1 页 共 1 页第 1 页 共 1 页第 1 页 共 1 页
