《实验一 四位加法器和减法器设计》由会员分享，可在线阅读，更多相关《实验一 四位加法器和减法器设计（2页珍藏版）》请在金锄头文库上搜索。
1、实验一 四位加法器和减法器设计一、问题描述：1、设计一个 4bit 加法器，采用两种不同的结构实现（串行结构和超前进位 链结构）。并进行功能仿真，并分析比较两种不同的四位加法器的异同。2、在 4bit 加法器的基础上设计一个 4bit 的减法器，并进行功能仿真。、 输入和输出信号描述1、加法器input:A3A2A1A0：加数输入。B3B2B1B0：加数输入。C0：进位输入output:S3S2S1S0：和数输出C4：进位输出2、减法器input:A3A2A1A0：减数输入B3B2B1B0：被减数输入C0：借位输入output:S3S2S1S0：结果输出C4：借位输出结构框图1） 串行加法器的
2、结构图其中 1 位全加器的结构如下：2)超前进位链结构加法器S=A B Ci-1Cout=AB+Ci-1(A+B)令 Gi=AiBi， 进位产生信号Pi=Ai+Bi 进位传输信号贝U, Cout=Gi+Pi Ci-1四位全加器的进位链逻辑可以表示为如下C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3G2+P4P3P2G1+P4P3P2P1C0四、设计步骤Stepl：串行加法器要求先设计完成1bit全加器，对1bit全加器的功能进行 仿真,确保 1bit 全加器的电路结构、功能都是正确的。Step2：再在1bit全加器的基础上设计4bit串行结构的加法器。Step3： 4bit 减法器的实现要求调用 4bit 加法器，具体电路实现结构根据 二进制减法运算的方法自己思考实现。Step4：电路设计完成后，进行功能仿真，加入激励信号，观察波行输出是 否满足设计要求。五、设计要求1、采用层次化的设计方法。2、功能仿真加的激励要尽可能反应电路的全部工作情况3、得到完整的结果波形，并能够分析其是否正确。4、设计完成后，自己独立完成实验报告的撰写。实验报告的要求如下：A、实验报告要求手写。B、波行可以打印或手写。C、步骤清楚、明确。D、要有实验结果的分析。
