串口RS232通信程序

上传人:人*** 文档编号:512293362 上传时间:2023-12-16 格式:DOCX 页数:12 大小:297.98KB
返回 下载 相关 举报
串口RS232通信程序_第1页
第1页 / 共12页
串口RS232通信程序_第2页
第2页 / 共12页
串口RS232通信程序_第3页
第3页 / 共12页
串口RS232通信程序_第4页
第4页 / 共12页
串口RS232通信程序_第5页
第5页 / 共12页
点击查看更多>>
资源描述

《串口RS232通信程序》由会员分享,可在线阅读,更多相关《串口RS232通信程序(12页珍藏版)》请在金锄头文库上搜索。

1、串口 RS232通信程序(Verilog)串口有 9 个管脚,其中只有三个是最重要的,分别是pin 2: RxD (receive data). 接收数据 pin 3: TxD (transmit data). 发送数据 pin 5: GND (ground). 地 串行通信时序我们先来看看字节 0x55 的发送0x55 的二进制代码是 01010101,但发送时由低字节开始的,因此发送次序依次为 1-0-10-1-0-1-0.串行通信电平 1 is sent using -10V (or between -5V and -15V). 0 is sent using +10V (or betw

2、een 5V and 15V).由于计算机RS232的电平与电路板(通常+5V)之间电平的不同所以要用到转换芯片如果PCB板电源+-5V的话用MAX232如果PCB板(FPGA)电源是+-3.3V的话用MAX3232VCCCAP +104CAP14E1T-OUT110P30E1T-OUT2P31CAP 1 +GNDCAPCAP 2+CAP 2-EI1-IN1 R-0UT1EI1-IN2 E1-OUT2|I I I I I L .:C22104T-IN1T-IN2:C.2-i这个图的审口如果采用母头的话,要用交叉公母线,保证是PCB板上这边的RxD连计 算机的 TxD(3 Pin), PCB 板

3、这边的 TxD 连计算机的 RxD(2 Pin).串行通信波特率这里要弄清楚波特率与比特率的差别:比特率是数字信号的传输速率,它用单位时间内传输的二进制代码的有效位(bit)数来表 示,其单位为每秒比特数bit/s(bps)、每秒千比特数(Kbps)或每秒兆比特数(Mbps)来表示(此 处K和M分别为1000和1000000,而不是涉及计算机存储器容量时的1024和1048576)。波特率指数据信号对载波的调制速率,它用单位时间内载波调制状态改变次数来表示 其单位为波特(Baud)。波特率与比特率的关系为:比特率=波特率X单个调制状态对应的二进制位数两相调制(单个调制状态对应1 个二进制位)的

4、比特率等于波特率; 四相调制(单个调制状态对应2个二进制位)的比特率为波特率的两倍; 八相调制(单个调制状态对应3个二进制位)的比特率为波特率的三倍; 依次类推。对于串行通信来说,或者说是对于普通的数字电路来说,都是两相调制(单个调制状态 对应 1 个二进制位),因此波特率=比特率(通常叫波特率)。PS:可以看看下面图就知道什么是四相调制。QPSK利用载波的四种不同相位来表征 数字信息,每一载波相位代表2比特信息每个四进制码元又被称为双比特码元ab叱方式)方式)0022510903151118045 I01270135如果系统时钟是1.8432MHz,那16分频就得到115200Hzreg 3

5、:0 BaudDivCnt;always (posedge elk) BaudDivCnt = BaudDivCnt + 1;wire BaudTiek = (BaudDivCnt=15);但通常系统的时钟不是刚刚好是波特率的整数倍,如果不采用DCM对系统进行倍频的 话,可以采用下面程序进行处理,设系统时钟为2MHz=2000000Hz2000000/115200=17.361111024/59= 17.3562000000/1152001024/59两个频率很接近,可以采用下面程序产生我们要的波特率。/ 10 bits for the accumulator (9:0), and one e

6、xtra bit for the accumulator earry-out (10) reg 10:0 acc; / 11 bits total!always (posedge clk)acc 115200_. 丁B au d B au dG en erat qAc cWi dB au dQj en eratorln c=CJlkFrequency(程序中的和此有不同容易造成误解)其中 BaudBaudGeneratorAccWidth,Baud 左移 BaudGeneratorAccWidth 位,相 当于 Baud 乘以 2 的 BaudGeneratorAccWidth 次方。参照上面

7、的程序与公式推导可以把程序修改如下:parameter ClkFrequency = 25000000; / 25MHzparameter Baud = 115200;parameter BaudGeneratorAccWidth = 16;parameter BaudGeneratorInc = (BaudBaudGeneratorAccWidth)/ClkFrequency;reg BaudGeneratorAccWidth:。 BaudGeneratorAcc;always (posedge clk)BaudGeneratorAcc = BaudGeneratorAccBaudGener

8、atorAccWidth-1:0 + BaudGeneratorInc;wire BaudTick = BaudGeneratorAccBaudGeneratorAccWidth;当要注意的是,上面程序中BaudGeneratorInc的计算公式出错,因为在Verilog语言中中 间结果只能32 位,而这个公式计算的结果超过了32位。所以要把这行改为需注意计算结果不能超过32位这一要求,应适当调整移位的位数使得中间的结果不会超过 32位parameter BaudGeneratorInc = (Baud5)/(ClkFreq uency4);2V106-2S1062 皱24程序改变,得到的波特

9、率不变868.0555555555556RS232发送接收模块RS-232发送模块下面是我们所想要实现的:TxD startse ria liz它应该能像这样工作:发送器接收8位的数据,并将其串行输出。(TxD_start置位后开始传输). 当有数传输的时候,使busy信号有效,此时“TxD_star信号被忽略.RS-232模块的参数是固定的:8位数据,2个停止位,无奇偶校验.数据串行化假设我们已经有了一个115200波特的BaudTick信号.我们需要产生开始位、8位数据以及停止位。 用状态机来实现看起来比较合适。reg 3:0 state;always (posedge clk)case(

10、state)4b0000:if(TxD_start)state=4b0100;4b0100:if(BaudTick)state=4b1000;/开始位4b1000:if(BaudTick)state=4b1001;/bit04b1001:if(BaudTick)state=4b1010;/bit14b1010:if(BaudTick)state=4b1011;/bit24b1011:if(BaudTick)state=4b1100;/bit34b1100:if(BaudTick)state=4b1101;/bit44b1101:if(BaudTick)state=4b1110;/bit54b1

11、110:if(BaudTick)state=4b1111;/bit64b1111:if(BaudTick)state=4b0001;/bit74b0001: if(BaudTick) state = 4bOO1O; / 停止位 14bOO1O: if(BaudTick) state = 4bOOOO; / 停止位 2 default: if(BaudTick) state = 4bOOOO;endcase注意看这个状态机是怎样实现当”TxD_start ”有效就开始,但只在BaudTick”有效的时候才转 换状态的。.现在,我们只需要产生”TxD”输出即可.reg muxbit;always

12、(state2:0)case(state2:0)0: muxbit = TxD_data0;1: muxbit = TxD_data1;2: muxbit = TxD_data2;3: muxbit = TxD_data3;4: muxbit = TxD_data4;5: muxbit = TxD_data5;6: muxbit = TxD_data6;7: muxbit = TxD_data7;endcase将开始位、数据以及停止位结合起来assign TAD = (state4) | (state3 & muxbit);完整的代码在这里可以得到。RS232接收模块下面是我们想要实现的模块:

13、/1 RxD日已rse riadataliz erydata readyAsync Receiver我们的设计目的是这样的:1当RxD线上有数据时,接收模块负责识别RxD线上的数据2.当收到一个字节的数据时,锁存接收到的数据到data总线,并使data_ready有效一 个周期。注意:只有当data_ready有效时,data总线的数据才有效,其他的时间里不要使用data 总线上的数据,因为新的数据可能已经改变了其中的部分数据。过采样异步接收机必须通过一定的机制与接收到的输入信号同步(接收端没有办法得到发送断的时 钟)。这里采用如下办法。1. 为了确定新数据的到来,即检测开始位,我们使用几倍于波特率的采样时钟对接收到 的信号进行采样。2. 一旦检测到开始位,再将采样时钟频率降为已知的发送端的波特率。 典型的过采样时钟频率为接收到的信号的波特率的16倍,这里我们使用8倍的采样时钟。 当波特率为1 1 5200时,采

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 其它学术论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号