《试验基本门电路指导书》由会员分享，可在线阅读，更多相关《试验基本门电路指导书（16页珍藏版）》请在金锄头文库上搜索。
1、实验一、基本门电路实验目的熟悉主要门电路的逻辑功能电路介绍主要的门电路包括与非门， 或非门和与或非门。 在数字电路中广泛应用。 无论大规模集成电路多么复杂，但内部也还是由这些基本门电路构成，因此，熟悉它们的功能十分重要。本实验与非门采用 74LS00二输入四与非门; 采用74LS04六非门。外引线排列图见下图所示。或非门采用74LS02二输入四或非门；非门Vcc 4B 4A 4Y 3B 3A 3Y冋呵冋fmTO丙74LS00LUL2JL3J14JLAJ16J12JLA IB 1Y 2A 2B 2V GNDI4| 15n11HI9S74Li502 rcl电II2 I3A 14 0 25 26 K
2、 27| B GNDVcc JY 4A 4B 3Y 3A JB卩i1313FT LLT 呼丁74LSO4件J沖1 r_ a34ri67三、实验内容及方法：测量与非门的逻辑功能将74LS00插入实验箱面板上的IC插座，输入端分别接“逻辑电平”输出，由逻辑开关 控制，接高电平“ 1 ”或低电平“ 0”。输出端接至LED “电平显示”输入端。当与非门输出 高电平时，LED亮，低电平时LED灭。按图接线，检查无误方可接电。与非门二个输入端1，2，分别为表格所列状态时，读出输出端3的逻辑状态，填入下表中。ccv接逻辑电平1/474LS00接电平显示输入端输出端12LED逻辑状态11100100测量或非门
3、的逻辑功能将74SL02插入实验面板上的IC插座，输入端分别接“逻辑电平”输出，由拔动开关 控制，接高电平“ 1”、低电平“ 0”，输出端接到LED的“电平显示”输入端，输出高电平 时LED亮，低电平时LED灭。按图接线，检查无误方可接电。或非门输入端2，3分别为下表所列状态时，读出输出状态，填入表内。14Vcc接逻辑电平1/474LS02接电平显示输入端输出端23LED输出状态000111(3)测量非门的逻辑功能将74LS04非门插入实验箱面板上的 IC插座，验证一组输入输出逻辑关系。输入端接 “逻辑电平”，输出端接“电平显示”，由LED显示电平，按图接线，检查无误后方可接电 源。由逻辑开关
4、控制，使输入端 1分别为下表所列状态，将输出端显示状态，填入下表中。ccv接逻辑电平1/674LS04J 接电平显示输入端输出端LED输出状态01三、思考题1、用上述三种芯片，能否实现单独的与门、或门（画出实验电路连线图）四、仪器与材料：1、电子实验箱2、74LS00 芯片、74LS02 芯片、74LS04 芯片实验二数据选择器一、实验目的：1. 熟悉中规模集成数据选择器的逻辑功能及测试方法2. 学习用集成数据选择器进行逻辑设计二、实验原理数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完 成较复杂的逻辑功能。它有若干个数据输入端D0,D1，若干个控制输入端 A0,A1
5、,和一个输出端丫0。在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据信 号选择出来，送到输出端。使用时也可以在控制输入端上加上一组二进制编码程序的信号， 使电路按要求输出一串信号，所以它也是一种可编程序的逻辑部件。中规模集成芯片 74LS153为双四选一数据选择器，引脚排列如下图所示，其中 D0,D1,D2,D3为四个数据输入端，Y为输出端，A1,A2为控制输入端（或称地址端）同时控制两个四选一数据选择器的工作，G为工作状态选择端（或称使能端）。74LS153的逻辑功能如表一所示，当1 G （ =2 G ） =0时，电路正常工作，被选择的数据送到输出端，如果Vct2D22D32Y
6、16 1514 13 12 11 10 9 I）74LS15313 3 4 5 6 7 3石的 1巧1。2 lDilDoir GND A2A1=01,则选中数据D1输出。当 G =0 时，74LS153 的逻辑表达式为 Y = A AoD0 + AAoU + A AoD2 + AAoD3数据选择器是一种通用性很强的中规模集成电路，除了能传递数据外，还可用它设计成数码比较器，变并行码为串行及组成函数发生器。用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法简便，线路简单。对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现，同时对于四输入变量逻辑函数可以用八选一数
7、据选择器来实现。应当指出，数据选择器实现逻辑函数时，要求逻辑函数式变换成最小项表达式，因此，对函数化简没有意义的。三、实验内容：1. 测量74LS153双四选一数据选择器的逻辑功能地址线、数据输入端、使能端接逻辑开关，输出端接0 1指示器按表逐项进行验证数据选择器的逻辑功能填入表输入输出GA1A2Y1XX0000010100112. 用74LS153实现下述函数构成函数 F=A C+B+A C五、实验报告要求1、总结74LS153的逻辑功能2、论证自己设计的逻辑电路的正确性及优缺点六、仪器和材料：1、 74LS00二入与非门2、 74LS20四一二入与非门3、实验面板实验三组合逻辑电路一、实验
8、目的：熟练掌握一个组合逻辑电路的设计方法，并会应用电路实现二、实验内容：要求学生自行设计一个三输入变量的多数表决电路要求有完整的设计过程，自行组建电路，并记录结果。三、实验报告要求1、论证自己设计的逻辑电路的正确性及优缺点2、写出心得体会四、仪器和材料:根据学生设计方案选取实验四 触发器一、实验目的：熟悉触发器逻辑功能与测试方法二、实验原理触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一，触 发器按逻辑功能可分 RS、JK、D、T触发器；按电路触发方式可分为主从触发器和边沿触发器两大类。下图1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触
9、发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。 基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。下图2所示是74LS00芯片引脚图，四入与非门引脚图。JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿型JK触发器，在产品中应用较多的是下降沿触发的边沿型JK触发器。JK触发器的逻辑功能：它有三种不同功能的输入端，第一种是直接复位、 置位输入端，用R和S表示。在S=0，R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强迫置“ 1”（或置“ 0”），当不强迫置1 ”（或“ 0”）时,R和S都应置高电
10、平。第二种是时钟脉冲输入端，用来控制触发器触发翻转（或称作状态更新），用CP表示（在国家标准符号中称作控制输入端，用 C表示），逻辑符号中CP端处若有小圆圈，则表示触发器在时钟 脉冲下降沿（或负边沿）发生翻转，若无小圆圈，则表示触发器在时钟脉冲上升沿（或正边 沿）发生翻转。第三种是数据输入端，它是触发器状态更新的依据，用J,K表示。JK触发 器的状态方程为：Qn JQn KQn本实验采用74LS112型双JK触发器，是下降边沿触发的边沿触发器，引脚排列如图所示：1CK 1K 1JISd1Q1色一2QGND116迂153144135126117100gccRdmCKVC122Eesd至74LS1
11、12、实验内容：(1)按图1用与非门74LS00构成基本RS触发器RsQ11 00 11 010f 100测试双JK触发器74LS112逻辑功能 测试RL,SD的复位，置位功能任取一只JK触发器TRdSD,J,K端接逻辑开关，CP端接单脉冲源,Q和Q端接电平批示 器，按表2要求改变Rd：SD(J,K,CP处于任意状态),并在RD=0(=1)或d=0(Rd=1 )作 用期间任意改变 JK及CP的状态，观察Q和Q状态,记录之.RdSdJKCPQQ01XXX10XXX测试JK触发器的逻辑功能按表要求改变J,K,CP端状态，观察Q和Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿(即CP由1变
12、 0),记录之.JKCPQn+1亠n 只Q =0Q =1000 11 0010 * 11 0100 * 11 k 0110 * 11 * 0 将JK触发器的J,K端连在一起，构成T触发器CP端输入1HZ连续脉冲，用电平指示器观察,Q端变化情况CP端输入1HZ连续脉冲，用双踪示波器观察 CP,Q,Q的波形，注意相位和时间关系，描绘之四、实验报告要求1、列表整理各类型触发器的逻辑功能2、总结JK触发器74LS112和基本RS触发器的特点五、仪器和材料：1、74LS112边沿JK触发器2、74LS74边沿D触发器3、74LS004、电子实验箱二入与非门实验五：集成计数器一、实验目的：熟悉集成单元计数
13、器的使用二、实验原理计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时时控制及进行数字运算等。按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制 和任意进制计数器，而任意进制计数器中常用的是十进制计数器。 根据计数脉冲引入的方式 又有同步和异步计数器之分。1、中规模十进制计数器中规模集成计数器品种多，功能完善，通常具有预置、保持、计数等多种功能。74LS192芯片逻辑引脚如图所示：BQ】Q“ CPD CPuQ GND说明如下：当清除端为高电平“ T时，计数器直接清零（称为异步清零），执行其它 功能时，CR置低电平。当CR为低电平，置数端LD为低电平时，数据直接从置数端 Da,Db,Dc,Dd置入计数器。当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPd接 高电平，计数脉冲由加计数端 CPu输入，在计数脉冲上升沿进行 8421编码的十进制加法计 数。执行减计数时，加计数端
