数字电路抗干扰设计

《数字电路抗干扰设计》由会员分享，可在线阅读，更多相关《数字电路抗干扰设计（5页珍藏版）》请在金锄头文库上搜索。

1、在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗干擾性 的要求，避免在設計完成後再去進行抗干擾的補救措施。形成干擾的基本要素有三個： （1）干擾源，指產生干擾的元件、設備或信號，用數學語言描述如下：du/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控矽、電機、高頻時鐘等都可 能成為干擾源。 （2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過導線的傳導和空間的輻射。 （3）敏感器件，指容易被干擾的物件。如：A/D、D/A變換器，單片機，數位IC， 弱信號放大器等。 抗干擾設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的 抗

2、干擾性能。（類似於傳染病的預防）1. 抑制干擾源抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。 減小干擾源的du/dt主要是通過在干擾源兩端並聯電容來實現。減小干擾源的 di/dt則是在干擾源回路串聯電感或電阻以及增加續流二極體來實現。 抑制干擾源的常用措施如下：（1）繼電器線圈增加續流二極體，消除斷開線圈時產生的反電動勢干擾。僅加 續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可動作更多的次數。 （2）在繼電器接點兩端並接火花抑制電路（一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0

3、.01uF），減小電火花影響。 （3）給電機加濾波電路，注意電容、電感引線要儘量短。 （4）電路板上每個IC要並接一個0.01F0.1F高頻電容，以減小IC對電源的 影響。注意高頻電容的佈線，連線應靠近電源端並儘量粗短，否則，等於增大了電 容的等效串聯電阻，會影響濾波效果。 （5）佈線時避免90度折線，減少高頻雜訊發射。 （6）可控矽兩端並接RC抑制電路，減小可控矽產生的雜訊（這個雜訊嚴重時可能 會把可控矽擊穿的）。按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾雜訊和 有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾 雜訊的

4、傳播，有時也可加隔離光耦來解決。電源雜訊的危害最大， 要特別注意處理。 所謂輻射干擾是指通過空間輻射傳播到敏感器件的幹擾。 一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。2. 切斷干擾傳播路徑的常用措施如下：（1）充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多單片機對電源雜訊很敏感, 要給單片機電源加濾波電路或穩壓器，以減小電源雜訊對單片機的干擾。比如，可以利用磁珠和電容組成形濾波電路，當然條件要求不高時也可用100電阻代替磁珠。 （2）如果單片機的I/O口用來控制電機等雜訊器件，在I/O口與噪音源之間應加隔離（增加形濾波電路）

5、。 控制電機等雜訊器件，在I/O口與噪音源之間應加隔離（增加形濾波電路）。 （3）注意晶振佈線。晶振與單片機引腳儘量靠近，用地線把時鐘區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。 （4）電路板合理分區，如強、弱信號，數位、類比信號。盡可能把干擾源 （如電機，繼電器）與敏感元件（如單片機）遠離。 （5）用地線把數位區與類比區隔離，數位地與類比地要分離，最後在一點接於電源地。A/D、D/A晶片佈線也以此為原則，廠家分配A/D、D/A晶片 引腳排列時已考慮此要求。 （6）單片機和大功率器件的地線要單獨接地，以減小相互干擾。 大功率器件盡可能放在電路板邊緣。 （7）在單片機I/O口，電源

6、線，電路板連接線等關鍵地方使用抗干擾元件 如磁珠、磁環、電源濾波器，遮罩罩，可顯著提高電路的抗干擾性能。3. 提高敏感器件的抗干擾性能提高敏感器件的抗干擾性能是指從敏感器件這邊考慮儘量減少對干擾雜訊 的拾取，以及從不正常狀態儘快恢復的方法。 提高敏感器件抗干擾性能的常用措施如下： （1）佈線時儘量減少回路環的面積，以降低感應雜訊。 （2）佈線時，電源線和地線要儘量粗。除減小壓降外，更重要的是降低耦 合雜訊。 （3）對於單片機閒置的I/O口，不要懸空，要接地或接電源。其他IC的閒置 端在不改變系統邏輯的情況下接地或接電源。 （4）對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，

7、IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。 （5）在速度能滿足要求的前提下，儘量降低單片機的晶振和選用低速數位 電路。 （6）IC器件儘量直接焊在電路板上，少用IC座。 我先說說我在這方面的經驗吧！不當之處請指正，有好經驗與心得也請大方貢獻！軟體方面：1、我習慣於將不用的代碼空間全清成“0”，因為這等效於NOP，可在程式跑飛時歸位元；2、在跳轉指令前加幾個NOP，目的同1；3、在無硬體WatchDog時可採用軟體類比WatchDog，以監測程式的運行；4、涉及處理外部器件參數調整或設置時，為防止外部器件因受干擾而出錯可定時將參數重新發送一遍，這樣可使外部器件

8、儘快恢復正確；5、通訊中的抗干擾，可加數據校驗位，可採取3取2或5取3策略；6、在有通訊線時，如I2C、三線制等，實際中我們發現將Data線、CLK線、INH線常態置為高，其抗干擾效果要好過置為低。硬體方面：1、地線、電源線的部線肯定重要了！2、線路的去偶；3、數、模地的分開；4、每個數字元件在地與電源之間都要104電容；5、在有繼電器的應用場合，尤其是大電流時，防繼電器觸點火花對電路的干擾，可在繼電器線圈間並一104和二極體，在觸點和常開端間接472電容，效果不錯！6、為防I/O口的串擾，可將I/O口隔離，方法有二極體隔離、門電路隔離、光偶隔離、電磁隔離等；7、當然多層板的抗干擾肯定好過單面

9、板，但成本卻高了幾倍。8、選擇一個抗干擾能力強的器件比之任何方法都有效，我想這點應該最重要。因為器件天生的不足是很難用外部方法去彌補的，但往往抗干擾能力強的就貴些，抗干擾能力差的就便宜，正如臺灣的東東便宜但性能卻大打折扣一樣！主要看各位的應用場合了 印製線路板設計經驗點滴 在研製帶處理器的電子產品時，如何提高抗干擾能力和電磁相容性？ 1. 下面的一些系統要特別注意抗電磁干擾：(1) 微控制器時鐘頻率特別高，匯流排週期特別快的系統。(2) 系統含有大功率，大電流驅動電路，如產生火花的繼電器，大電流開關等。(3) 含微弱類比信號電路以及高精度A/D變換電路的系統。2、 為增加系統的抗電磁干擾能力採

10、取如下措施：(1) 選用頻率低的微控制器：選用外時鐘頻率低的微控制器可以有效降低雜訊和提高系統的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發射出成為噪音源，微控制器產生的最有影響的高頻雜訊大約是時鐘頻率的3倍。(2) 減小信號傳輸中的畸變微控制器主要採用高速CMOS技術製造。信號輸入端靜態輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當高，高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重，它會引起信號畸變，增加系統雜訊

11、。當TpdTr時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題。信號在印製板上的延遲時間與引線的特性阻抗有關，即與印製線路板材料的介電常數有關。可以粗略地認為，信號在印製板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構成的系統中常用邏輯電話元件的Tr（標準延遲時間）為3到18ns之間。在印製線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在420ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數目也應儘量少，最好不多於2個。當信號的上升時間快於信號延遲時間，就要按照快電子學處理。此時要考慮傳輸線的阻抗匹配，對於一塊印

12、刷線路板上的集成塊之間的信號傳輸，要避免出現TdTrd的情況，印刷線路板越大系統的速度就越不能太快。用以下結論歸納印刷線路板設計的一個規則：信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。(3) 減小信號線間的交叉干擾：A點一個上升時間為Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點，由於A點信號的向前傳輸，到達B點後的信號反射和AB線的延遲，Td時間以後會感應出一個寬度為Tr的頁脈衝信號。在C點，由於AB上信號的傳輸與反射，會感應出一個寬度為信號在AB線上的延遲時間的兩倍，即2Td的正脈衝信號。這就是信號間的交叉干擾。干擾信號的強度與C點信號的di/

13、at有關，與線間距離有關。當兩信號線不是很長時，AB上看到的實際是兩個脈衝的迭加。CMOS工藝製造的微控制由輸入阻抗高，雜訊高，雜訊容限也很高，數位電路是迭加100200mv雜訊並不影響其工作。若圖中AB線是一類比信號，這種干擾就變為不能容忍。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交叉干擾就會變小。原因是，大面積的地減小了信號線的特性阻抗，信號在D端的反射大為減小。特性阻抗與信號線到地間的介質的介電常數的平方成反比，與介質厚度的自然對數成正比。若AB線為一類比信號，要避免數位電路信號線CD對AB的干擾，AB線下方要有大面積的地，AB線到

14、CD線的距離要大於AB線與地距離的23倍。可用局部遮罩地，在有引結的一面引線左右兩側布以地線。(4) 減小來自電源的雜訊電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。電路中微控制器的重定線，中斷線，以及其他一些控制線最容易受外界雜訊的干擾。電網上的強干擾通過電源進入電路，即使電池供電的系統，電池本身也有高頻雜訊。類比電路中的類比信號更經受不住來自電源的干擾。(5) 注意印刷線板與元器件的高頻特性在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分佈電感與電容等不可忽略。電容的分佈電感不可忽略，電感的分佈電容不可忽略。電阻產生對高頻信號的反射，引線的分佈電容會起作用，當長度

15、大於雜訊頻率相應波長的1/20時，就產生天線效應，雜訊通過引線向外發射。印刷線路板的過孔大約引起0.6pF的電容。一個積體電路本身的封裝材料引入26pF電容。一個線路板上的接插件，有520nH的分佈電感。一個雙列直扡的24引腳積體電路扡座，引入418nH的分佈電感。這些小的分佈參數對於這行較低頻率下的微控制器系統中是可以忽略不計的；而對於高速系統必須予以特別注意。(6) 元件佈置要合理分區元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要儘量短。在佈局上，要把類比信號部分，高速數位電路部分，噪音源部分（如繼電器，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小。G 處理好接地線印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。對於雙面板，地線佈置特別講究，通過採用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，這些都