单片机的接口原理

《单片机的接口原理》由会员分享，可在线阅读，更多相关《单片机的接口原理（15页珍藏版）》请在金锄头文库上搜索。

1、一、P0端口的结构及工作原理P0 端口 8 位中的一位结构图见下图多路开关www. zsMCU. com由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一 个与门及场效应管驱动电路构成。再看图的右边，标号为 P0.X 引脚的图标，也 就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0 口有8个与上图相同 的电路组成。下面，我们先就组成P0 口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在 P0 口中，有两个三态的缓冲器，在学数字电路时，我们已 知道，三态门有三个状态，即在其的输出端可 以是高电平、低电平，同时还有 一种就是高阻状态（或称为禁止状态），大家看上图，

2、上面一个是读锁存器的缓 冲器，也就是说，要读取 D 锁存器输出端 Q 的数据， 那就得使读锁存器的这个 缓冲器的三态控制端（上图中标号为读锁存器端）有效。下面一个是读引脚 的缓冲器，要读取P0.X引脚上的数据，也要使标号为读引脚的这个三态缓 冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。D 锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字 电路时我 们已知道，一个触发器可以保存一位的二进制数（即具有保持功能）， 在51单片机的32根I/O 口线中都是用一个D触发器来构成锁存器的。大家看上 图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信

3、号输入 端），Q是输出端，Q非是反向输出端。对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号 （也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反 向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数 据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失 了，这 时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来 了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端， 从而改变Q端的状态。多路开关：在 51 单片机中，当内部的存储器够用（也就是不需要外扩展存储器 时，这里讲的存储器包括数据存

4、储器及程序存储器）时，P0 口可以作为通用的 输入输出端口（即I/O）使用，对于8031 （内部没有ROM）的单片机或者编写的 程序 超过了单片机内部的存储器容量，需要外扩存储器时， P0 口就作为地址 /数据总线使用。那么这个多路选择开关就是用于选择是做为普通 I/O 口使用 还是作 为数据/地址总线使用的选择开关了。大家看上图，当多路开关与下 面接通时， P0 口是作为普通的 I/O 口使用的，当多路开关是与上面接通时， P0 口是作 为地址/数据总线使用的。输出驱动部份：从上图中我们已看出， P0 口的输出是由两个 MOS 管组成的推拉 式结构，也就是说，这两个 MOS 管一次只能导通一

5、个，当 V1 导通时， V2 就截止， 当 V2 导通时， V1 截止。与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时 已做过介绍，不明白的同学请回到第四节去看看。前面我们已将 P0 口的各单元部件进行了一个详细的讲解，下面我们就来研究一 下 P0 口做为 I/O 口及地址/数据总线使用时的具体工作过程。1、作为 I/O 端口使用时的工作原理P0 口作为 I/O 端口使用时，多路开关的控制信号为 0（低电平），看上图 中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知 道与门 的逻辑特点是“全 1 出 1，有 0 出 0”那么控制信号是 0 的话，这

6、时与门 输出的也是一个 0（低电平），与让的输出是0， V1 管就截止，在多路控制开关 的控制信 号是 0（低电平）时，多路开关是与锁存器的 Q 非端相接的（即 P0 口 作为 I/O 口线使用）。P0 口用作I/O 口线，其由数据总线向引脚输出（即输出状态Output）的工作过 程：当写锁存器信号CP 有效，数据总线的信号f锁存器的输入端D-锁存 器的反向输出Q非端一多路开关fV2管的栅极fV2的漏极到输出端PO.X。前面 我们已讲了，当多路开关的 控制信号为低电平 0 时，与门输出为低电平， V1 管 是截止的，所以作为输出口时， P0 是漏极开路输出，类似于 OC 门，当驱动上接 电流负

7、载时，需要外接上拉电 阻。下图就是由内部数据总线向 P0 口输出数据的流程图（红色箭头）。读引脚多路开黄www zsMCU.comP0 口用作I/O 口线，其由引脚向内部数据总线输入（即输入状态Input）的工作过程： 数据输入时（读P0 口）有两种情况1、读引脚 读芯片引脚上的数据，读引脚数时，读引脚缓冲器打开（即三态缓冲器的控制端要有效）通过内部数据总线输入，请看下图（红色简头）输入毀冲器地幼数据zsMCU.com2、读锁存器通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态，请看下图（红色箭头）:T匸写锁存器CLKFO. x引脚+VCCSAf;.冲探舸址/数据川控制信号（0. 1）P0.

8、 X脚锁存器读引脚愉入缓沖器http:/www.zsMCU. comPOa读锁存霧时的流程图在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。例 如，当从内部总线输出低电平后，锁存器Q= 0, Q非=1,场效应管T2开通， 端口线呈低电平状态。此时无论端口线上外接的信号是低电乎还是高电平，从引 脚读入单片机的信号都是低电平，因而不能正确 地读入端口引脚上的信号。又 如，当从内部总线输出高电平后，锁存器Q=1, Q非=0,场效应管T2截止。如 外接引脚信号为低电平，从引脚上读入的信号就与 从锁存器读入的信号不同。 为此，8031单片机在对端口 P0 一 P3的输入操作上，有如下

9、约定：为此，8051 单片机在对端口 P0 一 P3的输入操作上，有如下约定：凡属于读-修改-写方式 的指令，从锁存器读入信号，其它指令则从端口引脚线上读入信号。 读-修改-写指令的特点是，从端口输入（读）信号，在单片机内加以运算（修改） 后，再输出（写）到该端口上。下面是几条读-修改-写指令的例子。ANL P0,#立即数；P0立即数 P0 ORL PO,A ;POAPO INC Pl ;P1+1P1 DEC P3 ;P3TP3 CPL P2 ;P2P2这样安排的原因在于读-修改-写指令需要得到端口原输出的状态，修改后 再输出，读锁存器而不是读引脚，可以避免因外部电路的原因而使原端口的状态 被

10、读错。P0端口是8031单片机的总线口，分时出现数据D7 一 D0、低8位地址A7 一 AO,以及三态，用来接口存储器、外部电路与外部设备。P0端口是使用最广 泛的I/O端口。2、作为地址/数据复用口使用时的工作原理在访问外部存储器时P0 口作为地址/数据复用口使用。这时多路开关控制信号为 1, 与门解锁，与门输出信号电 平由“地址/数据”线信号决定；多路开关与反相器的输出端相连，地址信号经 “地址/数据”线一反相器一V2场效应管栅极一V2漏极输出。例如：控制信号为1,地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。请看下图（兰色字 体

11、为电平）：输出为低也平内部总线J1Q写锁存器(.K5,h7 *&/1截止P0口作为地址线，控制佶号为1, 地址佶号为0时的兀作浇程图内部总线一4写倾存需输出为低电平www.zsUCU. com1截止F0口作捋地址线，控制信号为1, 地址信号再0时的工作洗程圉反之，控制信号为“1”、地址信号为“1”，“与门”输出为高电平， V1 管导通；反相器输出低电平， V2 管截止，输出引脚的地址信号为高电平。请看 下图（兰色字体为电平）：内部总线写锁存器检入缓冲隔地址/数据+VCC”1控制信号g 1） JPVI9Q 输入缓冲器町导通 输吐为高电平I 1PQ词脚oa卷http:/www.zsMCU. com

12、读引脚P0口作捋地址线，控制佶为1, 地址佶琴捋1时的工作洗程图可见，在输出“地址/数据”信息时，VI、V2管是交替导通的，负载能力很强, 可以直接与外设存储器相连，无须增加总线驱动器。P0 口又作为数据总线使用。在访问外部程序存储器时，P0 口输出低8位 地址信息后，将变为数据总线，以便读指令码（输入）。在取指令期间，“控制”信号为“0”， V1 管截止，多路开关也跟着转向 锁存器反相输出端Q非；CPU自动将0FFH （11111111,即向D锁存器写入一个 高电平 1）写入P0 口锁存器，使V2管截止，在读引脚信号控制下，通过读 引脚三态门电路将指令码读到内部总线。请看下图输入缓冲腊 地址

13、/数据/11控制信号（0、+VCC1)VIP0+ X脚饋存器内部总线厂 写锁存器41截止输出为高电平1读引脚http:/www.zsmcu. comP0口作为数据恁线* 取指期间工作流程图如果该指令是输出数据，如MOVX DPTR, A （将累加器的内容通过P0 口数据 总线传送到外部RAM中），则多路开关“控制”信号为 1,“与门”解锁， 与输出地址信号的工作流程类似，数据据由“地址/数据”线一反相器一V2场效 应管栅极fV2漏极输出。如果该指令是输入数据（读外部数据存储器或程序存储器），如 MOVX A， DPTR （将外部RAM某一存储单元内容通过P0 口数据总线输入到累加器A中）， 则

14、输入的数据仍通过读引脚三态缓冲器到内部总线，其过程类似于上图中的读取 指令码流程图。通过以上的分析可以看出，当 P0 作为地址/数据总线使用 时，在读指令码或输入数据前,CPU自动向P0 口锁存器写入OFFH, 破坏了 P0 口原来的状态。因 此，不能再作为通用的 I/O 端口。 大家以后在系统设计时务必注意，即程序中不能再含有以 P0 口 作为操作数（包含源操作数和目的操作数）的指令。二、P1端口的结构及工作原理P1 口的结构最简单，用途也单一，仅作为数据输入/输出端口使用。输出的信息有锁存，输入有读引脚和读锁存器之分。 P1 端口的一位结构见下图.汎引脚P+VCC1上拉电阻内部总线读引脚输

15、入缓冲器ht tp : /www. zsmcu. comPl 口工作羸理匚jxbKW写债存器输入缓冲器Pl. X脚锁存器由图可见， P1 端口与 P0 端口的主要差别在于， P1 端口用内部上拉电阻 R 代替了 P0端口的场效应管T1，并且输出的信息仅来自内部总线。由内部总线输出的数 据经锁存器反相和场效应管反相后，锁存在端口线上，所以， P1 端口是具有输 出锁存的静态口。由上图可见，要正确地从引脚上读入外部信息，必须先使场效应管关断， 以便由外部输入的信息确定引脚的状态。为此，在作引脚读入前，必须先对该端 口写入 l。 具有这种操作特点的输入/输出端口，称为准双向 I/O 口。 8051 单片机的Pl、P2、P3都是准双向口。P0端口由于输出有三态功能，输入前，端口线 已 处于高阻态，无需先写入 l 后再作读操作。P1 口的结构相对简单，前面我们已详细的分析了 P0 口，只要大家认真的 分析了 P0 口的工作原理，P1 口我想大家都有能力去分析，这里我就不多论述了。单片机复位后，