《CMOS集成电路课程设计》由会员分享，可在线阅读，更多相关《CMOS集成电路课程设计（10页珍藏版）》请在金锄头文库上搜索。
1、CMOS模拟集成电路课程设计题目:比较器电路的设计姓名:张志安学号:06063128专业:电子科学与技术学院:信息与电子机械工程学院指导老师:朱志甫20092月日CMOS集成电路课程设计比较器电路的设计目录一、比较器电路的原理图设计。1.1创建库与视图单元。1.2输入比较器原理图。二、创建符号。2.1生成符号。2.2编辑符号。三、比较器电路前仿。3.1瞬态分析。3.2直流分析。四、版图设计。五、版图后仿。5.1DRC 验证。5.2Extract （参数提取）。5.3LVS 验证。1.1原理图的设计。1）建立库文件。在CIW窗口中建立mylib库文件与BJQ视图，打开电路原理图设计窗口。2）添加
2、元件。在gbdk180中选择10个pmos和10个nmos在analogLib库中选择vcc和gnd个6个，按图1添 加所需元件。图1比较器电路原理图4）添加输入pin为A，B；输出pin为Y,Y1, Y2。5）检查检查电路结构与连线如图1所示，使用Check and Save图标进行差错、修改并存档。6）创建符号从原理图打开逻辑符号窗口如图2所示，参考Cadence实验指导书上实验三中创建方法，对符 号进行编辑，最终形成BJQ逻辑符号如图3图2 BJQ逻辑符号草图 图3 BJQ逻辑符号2.2比较器仿真仿真电路如图1所示。对输入信号进行设值。A输入信号设置如图4所示图 4 Setup Anal
3、og Stimuli 窗口B输入信号设置如图5所示图 5 Setup Analog Stimuli 窗口电源电源设置如图6所示图 6 etup Analog Stimuli 窗口对比较器电路进行瞬态分析，仿真设置窗口如图7所示图 7 Choosing Analyses 窗口输出显示信号在原理图中选择A, B, Y, Y1,Y2三端。如图8所示图 8 Analog Design Environment 窗口运行仿真，仿真曲线如图9所示图9 BJQ tran仿真曲线2.3 BJQ版图设计启动版图设计环境Virtuoso layout Editor ,参考Cadence实验指导书中版图设计方法， 完成BJQ版图设计。1）创建视图在 CIW 窗口 中建立 Design 库的 BJQ 视图，打开 Virtuoso layout Editor 打开 Virtuoso layout Editor 设计窗口。2）添加元件选择并添加10个pmos, 10个nmos的单元版图。2）布局布线参考电路结构的特点，直接调用设计好的单元版图，按照mos管版图设计规则，考虑所有 布线所需要的几何尺寸以及所在的版层，合理安置元件并完成布线。4）按照电路图1进行连线检查，连线无误后存档。BJQ版图如下所示图10 BJQ版图
