半导体集成电路复习总结

上传人:m**** 文档编号:511156634 上传时间:2023-12-24 格式:DOC 页数:6 大小:219.50KB
返回 下载 相关 举报
半导体集成电路复习总结_第1页
第1页 / 共6页
半导体集成电路复习总结_第2页
第2页 / 共6页
半导体集成电路复习总结_第3页
第3页 / 共6页
半导体集成电路复习总结_第4页
第4页 / 共6页
半导体集成电路复习总结_第5页
第5页 / 共6页
点击查看更多>>
资源描述

《半导体集成电路复习总结》由会员分享,可在线阅读,更多相关《半导体集成电路复习总结(6页珍藏版)》请在金锄头文库上搜索。

1、1、隐埋层杂质的选择原则; 杂质固溶度大,以使集电极串联电阻降低; 高温时在硅中的扩散系数要小,以减小外延时隐埋层杂质上推到外延层的距离; 与硅衬底晶格匹配好,以较小应力因此最理想的隐埋层杂质是砷(As)2、外延层厚度包括哪几个部分,公式里的四项分别指什么?延层厚度应满足 TepiXjc+Xmc+TBL-up+Tepi-ox集区扩散结深Xjc、集电极耗尽区宽度 Xmc埋层扩散上推距离 TBL-up和为外延淀积 后各道工序生成的氧化层所消耗的外延层的厚度tepi-ox;3、双极集成电路工艺中的七次光刻和四次扩散分别指什么?七次光刻:N+隐埋层扩散孔光刻;P+隔离扩散孔光刻;P型基区扩散孔光刻;N

2、+发射区扩散孔光刻;引线接触孔光刻;金属化内连线光刻;压焊块光刻;四次扩散:隐埋层扩散;P型隔离扩散;P型基区扩散;N+发射区扩散;4、集成和分立的双极型晶体管结构上有何区别?在pn结隔离工艺中,典型NPN集成晶体管的结构是四层三结构, (NPN管高浓度N型扩 散发射区,NPN管P型扩散基区,n型外延层(PNP管集电极),p型衬底EB结BC结 CS结)而分立的是三层二结结构5、 扩散电阻最小条宽的确定原则;(P58) 设计规则决定的最小扩散条宽Wmin 工艺水平和电阻精度要求所决定的最小电阻条宽Wr, min 流经电阻的最大电流决定 W, min分析了对电阻最小条宽的三种限制,在设计扩散电阻的

3、最小条宽时应取其中最大的一个6、SBD与普通二极管的相比,有哪些特点? SDB的正向导通压降 Uth小; 小注入时SDB是多子导电器件,改变电压时,响应速度快; SBD的反向饱和电流Ids大; SDB正向电压温度系数小;7、 集成电阻器和电容器的优缺点;(P55)优点:元件间的匹配及温度跟踪好缺点:精度低,绝对误差大;可制作范围有限,不能太大,也不能太小; 温度系数较大;占用的芯片面积大,成本高;11、 横向PNP管的直流电流放大倍数小的原因;(P31-34) 存在纵向PNP的影响A. 在图形设计上减少发射区面积与周长之比B在工艺上可采用增大结深及采用埋层工艺等方法 横向PNP管本身结构上的限

4、制A. 其横向平均基区宽度不可能做得太小B. 发射极注入效率低C. 表面复合影响大12、 减小NPN晶体管中的集电极串联电阻res的方法;(P24) 在工艺设计上,采用加埋层的方法以减小rcs,在满足工作电压要求情况下减小外延层电阻率和厚度,采用深 N+集电极接触扩散以减小 rcs。 在版图设计上,电极顺序采用BEC排列来减小Lec,以减小rc2 ,采用双集电极或马 蹄形集电极图形减小 rc2,但芯片面积及寄生电容增大了。13、衬底PNP的特点;(P37) 纵向PNP管的C区为整个电路的公共衬底,直流接最负电位,交流接地。适用范围有限,只能用作集电极接最负电位的射极跟随器。 晶体管作用发生在纵

5、向,各结面较平坦,发射区面积可以做得较大,工作电流比横向PNP大。 因为衬底作集电区,所以不存在有源寄生效应,故可以不用埋层。 外延层作基区,基区宽度较大,且硼扩散p型发射区的方块电阻较大,因此基区输运系数和发射效率较低,电流增益较低。 由于一般外延层电阻率p epi较大,使基区串联电阻较大。14、集成二极管中最常用的是哪两种,具体什么特点? (P40) 集成齐纳二极管: 反向工作的BC短接二极管,没有寄生PNP效应,且储存时间最短, 正向压降低; 次表面齐纳管:单独 BC结二极管,不需要发射结,面积可以做得很小,结电容小, 开关时间短,正向压降也很低,且击穿电压高15、SCT的工作特点? (

6、 P43)(1) 当SCT工作于正向工作区或截止区时,有(Vbe0 Vb(0或Vbe0 Vbc0,此时又可分为两种情况: Vbc小于SBD的导通压降,SBD仍未导通,所以I b,=Ib。 Vbc大于SBD的导通压降,于是 SBD导通,I b被分流,晶体管的 Sc被钳位0.45V16、 MOS集成电路工艺中提高场开启电压的方法? (P46) 加厚场氧化层的初始厚度,并严格控制随后加工中的腐蚀量。 在场区注入(或扩散)与衬底同型的杂质,以提高衬底表面浓度,但掺入杂质要适当。 1. CMO反相器设计采用两种准则:对称波形设计准则;准对称波形准则。3饱和E/E自举反相器的输出高电平比电源电压低一个开启

7、电压;耗尽负载反相器,负载管为耗尽型MOSFET其栅源短接。4. 有比反相器和无比反相器(P119) 有比反相器 在输出低电平时,驱动管和负载管同时导通,其输出低电平由驱动管的导通电阻Ron和负载管的等效电阻 Rel的分压决定。为了保持足够低的低电平,两个等效电阻应保持一定的比值; 无比反相器在输出低电平时,只有驱动管导通,负载管是截止的,在理想的情况下, 其输出低电平等于零。5. 什么是导电因子,其值是多少?导电因子:k =丄COxW2L6. CMO反相器三个工作区之间的关系(P122)8. CM0S反相器功耗的组成? (P129)由动态功耗Pd和静态功耗Ps组成; 动态功耗:开关瞬态电流造

8、成的功耗Pa 静态功耗:反向漏电流造成的功耗;9. 噪声容限是指与输入输出特性密切相关的参数负载电容的充电和放电造成的功耗Pt;.通常用低噪声容限和高噪声容限来确定高电平噪声容限: 驱动门最小输出高电平与接收门最小输入高电平之差的绝对值 VjM=|V OH minVlH, min |低电平噪声容限:驱动门最大输出低电平与被驱动门的最大输入低电平之差的绝对值 VnM=| IL,max-VOL,maxjNM L =VIL VolNM h - Voh _ Vih10. CE理论:器件尺寸可以减小寄生电容 和沟道长度,从而改善电路的性能和集成 度。MOS器件尺寸缩小后,会引入一系列 的端沟道和窄沟道效

9、应。MOS器件“按比衰九1 CMO5反相番三十工作区鲁电Hi之问的董累P型腐件匕: If亠活薪%#咛V.-Vt1ZTPN樂轉件V-VVriA%V-VVtk例缩小”的理论是建立在器件中的电场迁移和形状在器件尺寸缩小后保持不变的基础之上, 称为恒定电场理论,简称CE理论。(P136)11 考虑一个电阻负载反相器电路:VDD=5V KN=20uA/V2 , VT0=0.8V , RL=200KQ, W/L=2。计算vtc曲线上的临界电压值(vol voh vil、vih)及电路的噪声容限,并评价该直流 反相器的设计质量。解:KfKn(W/L)=40uA/V 2 KnR=8V1Vin Vto时,驱动管

10、截止, V)ut= Vo尸 Vdc=5VVol=Vdi-vto+1/k nR.- (Vdd -vto +i/k nRl )2-2Vdd/kn Rl =o.147VVl= Vto+1/KnR=O.925VVh=Vto+ 8VDD/3 KnRl -1/KR=1.97V - Vmm=Vl-Vol=O .78VV nm=Voh-V ih=3.03VV nml过小,会导致识别输入信号时发生错误。为得到较好的抗噪声性能,较低的信号噪声容限应至少为VDd的1/4,即Vdc=5V时取1.25V。16.第160页表8.1 A I A* CMOS的比较flR怖箭tt互 lb CMOS*itf;2mC(2rZfHT

11、wrr2mttrNMOS与晶门a.ntC,Gr6rmfrjw+ t动春S*ri皿;g ! 1 )r3rmi 2焯拧CMOS%皿打 含电附+1 bar(m 1 )r鈿2m 2零慕厲CMOSiwtj亠J*t*4AMN 曲 jwiCT.2r改ia的奏养张理*p与卩门映】烈血+】ir述非门ip廉) 1为 m f17. 动态门电路解决电荷再分配的方法(p159) 使MOS管电路中总的内部节点电容应小于一个限定的值,输出电容Co和内部电容Ci的比值至少应为10: 1,使的输出电压不可能造成下一级门的错误动作; 如果需要一个很大的 MOS管电路,可以在输出端附加一个电容; 采用或非结构也有助于减小电荷再分配

12、效应; 对内部节点电容进行预充电。19传输门电路主要类型(p161)NMO型、全传输门型、CMO型、PMOS上拉管型21.课后习题8.4和8.524. 存储器的分类及组成(p192)SRAJ旅脣态瞳和存取存储荐八p SDRAI*DRAM t功赶站机存取養)匸 DCR DRAM * 掩撲擁程ROM 厂 ROM t只读存if需)z+-1I非坪塡牲存健看斗匸现埼可轉程ROM厂 NOR FlashyFlash (闪存匸 NAND lash结构:存储体、地址译码器、读写电路25. 掩膜编程ROM工作原理(P194)26. 现场可编程ROM分类及其结构(P198)PROMH般采用双极型电路分类:熔丝型 P

13、ROM结破坏(击穿型) PROM27. 各类MOS单级放大电路的特点(P260)DDNi UN2共源放大器E/E放大器Tm,共源共栅放大器固定栅式CMO澈大器E/D放大器 MOS源跟随器CMOST补放大器 共栅放大器 电阻负载MOS放大器(共源放大器)电阻作为负载元件的缺点:高增益要求大阻值电阻值存在很大偏差,不易控制 E/E放大器(二极管负载)栅漏相接,工作在饱和区,M1、M2都工作在饱和区,M1为放大管,M2为负载管; E/D放大器负载管N2栅源短接,SfO, E/D放大器的增益受衬偏调制效应的影响显著,通过减小 负载管的衬偏调制作用,可以获得较高增益; MOS源跟随器(共漏级放大器)具有

14、输入阻抗高,输出阻抗低,电压增益小于近于1的特点; 共栅放大器输出与输入相同,且输入阻抗很低;输出阻抗高,故可用作电流源;高频特性好,无电 容Miller 效应; 共源共栅(cascode )放大器M1、M2组成共栅电路,M3为负载管,共源共栅放大器可以削弱放大管M1的电容影响,有利于展宽频带,并可以起到信号与负载的隔离作用; CMO澈大器(1)固定栅式CMO澈大器其中NMOST M1为放大管,PMOST M2为负载管,PMOSf的栅接固定电位 VB输入 信号只加到NMOST的栅源上,由于阱的隔离作用,两个MOST的衬底可以分别接到 各自的源上,因而基本上消除了因衬底效应而导致的性能退化。(2)CMOST补放大器在相同工作电流下,电压增益远高于E/E、E/D放大器,输出电阻也比它们的高,而且有两种性能相接近的互补管子,可以使许多模拟电路简化;缺点

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > 活动策划

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号