实验一运算器组成实验

《实验一运算器组成实验》由会员分享，可在线阅读，更多相关《实验一运算器组成实验（6页珍藏版）》请在金锄头文库上搜索。

1、第3章计算机组成原理实验3.1运算器组成实验、实验目的1 .熟悉双端口通用寄存器堆的读写操作。2 .熟悉简单运算器的数据传送通路。3 .验证运算器74LS181的算术逻辑功能。4 .按给定数据，完成指定的算术、逻辑运算。、实验电路A7 A6A5A4 B7B6B5B4A3A2A1 A0 B3 B2 B1 B0ALU-BUS#LDRiCCn+4CnF7 F6 F5 F4CnT3S3 .S2 一S1 一S0MLDDR1T2DBUS0 DR1 (273)RD1 一RD0 一AB双端口通用寄存器堆RFRS1_ RS0WR1WR0 DR2 (273)三态门( 244)数据显示灯LDRiT3DBUS7Cn#

2、ALU (181)F3F2F1 F0 Cn+4ALU (181)(ispLSI1016 )态 门图3.1运算器实验电路图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。

3、LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。DR1（U47）和DR2（U48）各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU的A输入端口，DR2接ALU的B输入端口。ALU（U31、U35）由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上

4、，可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0者B是电位信号，在本次实验中用拨动开关K0K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。将DP开关置1,DB开关置0,每按一次QD按钮，则顺序产生T1、T2、T3、T4一组单脉冲。B CZA E

5、Z So 二Si 二S2 二S3 ICnEZM 二Fo IFi匚ZF=二GNDCZnnrmnnnnnn1- .1 2-233GOPA3-A s -A B -A -B F c -F -F -F74LS181的功能控制条件由S3、S2、S1、S0、M、Cn决定。高电平方式的74LS181的管脚分配和输出端功能符号详见图3.2。Ao区运尊数输入端（低电平有效）瓦泡运算数输入端q氐电平有效）Cn进位输入端C。进位输出端FF3运算输出端（低电平有效）F皿比较输出端Fg进位产生输出端（K电平有效）Fp进位传输输出端（低电平有效）M工作方式控制瓦得功能选择图3.274LS181管脚分配和输出端功能符号74L

6、S181功能表见表3.1,其中符号“+”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。表3.174LS181功能表选择M=1M=0算术操作S3S2S1S0逻辑操作Cn#=1（无进位）Cn#=0（有进位）0000F=/AF=AF=A加10001F=/(A+B)F=A+BF=(A+B)力口10010F=/A*BF=A+/BF=(A+/B)加10011F=05=减1（2的补）F=00100F=/(A*B)F=A加A*/BF=A加A*/B加10101F=/BF=(A+B)加A*/BF=(A+B)加A*/B加10110

7、F=(/A*B+A*/B)F=A减B减1F=A减B0111F=A*/BF=A*/B减1F=A*/B1000F=/A+BF=A加A*BF=A加A*B加11001F=/(/A*B+A*/B)F=A加BF=A加B加11010F=BF=(A+/B)加A*BF=(A+/B)加A*B加11011F=A*BF=A*B减1F=A*B1100F=1F=A加AF=A加A加11101F=A+/BF=(A+B)加AF=(A+B)加A加11110F=A+BF=(A+/B)加AF=(A+/B)加A加11111F=AF=A减1F=A三、实验设备1.TEC-5计算机组成实验系统1台2.逻辑测试笔一支（在TEC-5实验台上）3

8、.双踪示波器一台（公用）4.万用表一只（公用）四、实验任务1.按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。由于运算器模块内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号模拟开关、与运算器模块的外部连线。注意：为了建立清楚的整机概念，培养严谨的科研能力，手工连线是绝对必要的。2.用开关SW7-SW0向通用寄存器堆RF内的R0R3寄存器置数。然后读出R0-R3的内容，在数据总线DBUS上显示出来。3.验证ALU的正逻辑算术、逻辑运算功能。令DR1=55H,DR2=0AAH,Cn#=1。在M=0和M=1两种情况下，令S3S0的值从0000B变到1111B,列表表示出实

9、验结果。实验结果包含进位C,进位C由指示灯显示。注意：进位C是运算器ALU最高位进位Cn+4#勺反，即有进位为1,无进位为0。五、实验要求1 .做好实验预习，掌握运算器的数据传输通路及其功能特性，并熟悉本实验中所用的模拟开关的作用和使用方法。2 .写出实验报告，内容是：(1) 实验目的。(2) 按实验任务2的要求，列表表示出实验结果。(3) 按实验任务3的要求，在表中填写各控制信号模拟开关值，以及运算结果值。六、实验步骤和实验结果(假定令 R0=34H, R1=21H R2=52H R3=65H数据通路WR0WR1RS0RS1SW_BUS#RS_BUS#LDRi电平开关K0K1K2K3K4K5

10、K62.打开电源置DP=1 , DB=0 ,编程开关拨到正常位置。 接线表如下：(1)实验任务2的实验步骤和结果如下:1.以下4条是将34H、21H、52H65H分别写入RQR1、R2、R33.4.5.6.,SW7,SW7,SW7,SW7置K0(WR0)=0,K1(WR1)=0,K4(SW_BUS#)=0,K5(RS_BUS#)=1,K6(LDRi)=1SW0=34H。在DBUS上将观察至UDBUS=34H。按QD按钮，将34H写入R0。置K0(WR0)=1,K1(WR1)=0,K4(SW_BUS#)=0,K5(RS_BUS#)=1,K6(LDRi)=1SW0=21H。在DBUS上将观察到DB

11、US=21H。按QD按钮，将21H写入R1。置K0(WR0)=0,K1(WR1)=1,K4(SW_BUS#)=0,K5(RS_BUS#)=1,K6(LDRi)=1SW0=52H。在DBUS上将观察到DBUS=52H。按QD按钮，将52H写入R2。置K0(WR0)=1,K1(WR1)=1,K4(SW_BUS#)=0,K5(RS_BUS#)=1,K6(LDRi)=1SW0=65H。在DBUS上将观察到DBUS=65H。按QD按钮，将65H写入R3。以下4条是在DBUS总线上显示RRR1、R2、R3的值7 .置 K2(RS0)=0 , K3(RS1)=0 , K4(SW_BUS#)=1 上将观察到D

12、BUS=34H。8 .置 K2(RS0)=1 , K3(RS1)=0 , K4(SW_BUS#)=1 上将观察到DBUS=21H。9 .置 K2(RS0)=0 , K3(RS1)=1 , K4(SW_BUS#)=1 上将观察到DBUS=52H。置 K2(RS0)=1 , K3(RS1)=1 , K4(SW_BUS#)=1 , 上将观察到DBUS=65H。,K5(RS_BUS#)=0 , K6(LDRi)=0 ,在 DBUS,K5(RS_BUS#)=0 , K6(LDRi)=0 ,在 DBUS,K5(RS_BUS#)=0 , K6(LDRi)=0 ,在 DBUSK5(RS_BUS#)=0 , K

13、6(LDRi)=0 ,在 DBUS(2)实验任务3的实验步骤和实验结果如下:1.置DP=1,DB=0,编程开关拨到正常位置。接线图如下：数据通路WR0WR1RD0RD1RS0RS1LDRi电平开关K0K1K2K3K4K5K6数据通路LDDR1LDDR2S0S1S2S3M电平开关K7K7K8K9K10K11K12数据通路ALU_BUS#SW_BUS#电平开关K13K14数据通路的信号Cn#接VCC。1 .打开电源以下2条是向R0写入55H,向R1写入0AAH2 .置K0(WR0)=0,K1(WR1)=0,K6(LDRi)=1,K13(ALU_BUS#)=1,K14(SW_BUS#)=0。置SW7

14、-SW0为55H,按QD按钮，将55H写入R0。3 .置K0(WR0)=1,K1(WR1)=0,K6(LDRi)=1,K13(ALU_BUS#)=1,K14(SW_BUS#)=0。置SW7-SW0为0AAH,按QD按钮，将0AAH写入R1。以下1条是将R0写入DR1,将R1写入DR24,置K2(RD0)=0,K3(RD1)=0,K4(RS0)=1,K5(RS1)=0,K6(LDRi)=0,K7(LDDR1和LDDR2)=1。按QD$钮，将R0写入DR1,将R1写入DR2这时DR1=55HDR2=0AAH以下2条是M=H时进行逻辑运算。5 .置K6(LDRi)=1,K7(LDR1和LDR2)=0,K8(S0)=0,K9(S1)=0,K10(S2)=0,K11(S3)=0,K12(M)=1,K13(ALU_BUS#)=QK14(SW_BUS#)=3在数据总线DBUSh观察到逻辑运算结果0AAH按QD5钮，观察到进位C为0。6 .其他开关设置都不变，只改变K8(S0)、K9(S1)、K10(S2)、K11(S3)的设置，观察其他15种逻辑运算结果，并按QD5钮，观察进位Co以下2条是M=L时进行算