《FTU硬件详细设计说明书书书》由会员分享，可在线阅读，更多相关《FTU硬件详细设计说明书书书（18页珍藏版）》请在金锄头文库上搜索。
1、.wdFTU硬件详细设计说明书产品线： 配电终端产品类别： 产品型号：产品版本：文件状态文档版本作 者完成日期编制部门硬件开发部 初审： 编写：1.引言41.1.前言41.2.文档术语41.3.参考文档42.开发环境43.硬件详细设计53.1.系统架构53.2.主板53.2.1.主板硬件框图63.2.2.模块1：CPU核心板63.2.3.模块2：时钟模块183.2.4.模块3：无线通讯193.2.5.模块6 以太网接口253.2.6.RS232/RS485电路263.2.7.SD卡模块电路273.2.8.直流量采集模块283.2.9.USB HOST接口303.3.遥控遥信板323.3.1.硬
2、件框图323.3.2.遥信电路模块323.3.3.遥控电路模块333.4.遥测板343.4.1.遥测板框图343.4.2.遥测电路模块353.4.3.电源模块393.4.4.413.4.5.元器件总本钱：413.5.硬件测试方法414.FPGA逻辑设计424.1.子板逻辑424.1.1.架构概述424.2.主板逻辑455.构造工艺设计455.1.外观设计455.1.1.外形构造455.1.2.铭牌465.1.3.终端内部构造465.2.组屏方案465.3.其他465.4.461. 引言1.1. 前言1.2. 文档术语1.3. 参考文档2. 开发环境硬件设施：普通个人PC软件：protel99
3、seCadence 16.33. 硬件详细设计3.1. 系统架构3.2. 主板3.2.1. 主板硬件框图3.2.2. CPU核心板3.2.2.1. 功能： 保存各种数据，参数设置等其他需要保存的数据及给各功能模块提供逻辑接口。3.2.2.2. 接口描述：32位RISC嵌入式ARM9+DSP内核CPU：OMAPL138ZWT，通过内置DDR2/mDDR控制器接口外扩1片32M/16位或64M/16 位DDR2 SDRAM：MT47H32M16HR/MT47H64M16HR；通过内置外部存储器接口EMIFA外扩1片128MBytes NandFLASH：MT29F1G08ABAEAWP-IT和一片
4、FPGA: ALTERA EP3C25F256; 通过内部集成的网络接口控制一片网络芯片：LAN8720A；CPU通过一个PWM口作为看门狗的定时喂狗信号来控制CPU的复位脚；此外，CPU核心板把CPU内部集成的外设接口例如USB、UART、IIC、SPI、MMC/SD等和GPIO口及FPGA的LVDS口引出到核心板接口上供其他功能模块接口使用。3.2.2.3. 设计原理：1DDR2因OMAPL138ZWT内部集成的RAM 较小，需外扩一片RAM，可利用芯片内置的DDR2/mDDR控制器接口外扩一片32M或64M容量的 DDR2 SDRAM： MT47H32M16HR或MT47H64M16HR
5、接口如Figure 15-19所示，引脚定义如Table 15-1所示；为满足信号完整性要求，需要在信号线进展端接处理。因只接了一片DDR芯片所以采用串行端接，原理图如下：2NANDFLASH因OMAPL138ZWT内部集成的ROM较小，需外扩一片NANDFLASH，可利用芯片内置的EMIFA接口外扩一片1Gb或2Gb容量的 NANDFLASH： MT29F1G08ABAEAWP-IT或MT29F2G08ABAEAWP-IT。外部存储器接口如Figure 20-1所示，引脚定义如Table 20-1、Table 20-2、Table 20-3所示；外扩NANDFLASH如Figure 20-1
6、4所示为了减少R/B#脚的延时时间，R/B#脚上接1K的上拉电阻。原理图如下：3FPGA因FTU需要采集的交流信号及遥信信号和控制的遥控信号众多，可利用EMIFA接口接一片FPGA进展预处理。核心板上的FPGA与功能板上的FPGA通过LVDS进展点对点通讯，将得到数据存放在各功能板相对应的存储区里供CPU读取。从而提高系统的实时性和简化电路设计。将FPGA作为SRAM存储器挂在CPU的EMIFA接口上，其接口示意图如Figure 20-18的红圈局部所示；LVDS接口需外加端接电阻，参数见FPGA数据手册，其原理图如下。注：因所用FPGA芯片的真实的LVDS口缺乏，需使用一路仿真LVDS口。其
7、端接电阻与真实的LVDS接口的不同。4以太网以太网芯片采用RMII接口的LAN8720A，CPU通过内部集成的EMACRMII和MDIO与LAN8720A相连，来建立以太网的物理层连接，其接口示意图如Figure 19-3所示，引脚定义如Table 19-2所示外围电路见数据手册，其原理图如下：5看门狗看门狗电路选用的是Sipex 公司的SP706REN-L，复位周期1.6S,持续时间200mS,采用软硬件控制，软件方式：CPU通过控制PWM口的输出来控制看门狗电路；硬件方式：通过按键控制/MR的电平来控制看门狗电路，原理图如下：6供电电路 为了防止输入电压过高保护后级的电源管理芯片，在+5V
8、电源输入端加一保护电路，当输入高于5.8V是输出关断，外加一个LED用以指示。当5V_IN5.8V时，LED亮。 a) CPU供电：CPU供电为一多电源供电系统，其供电电流和上电顺序要求如下：电源管理芯片采用TI公司的TPS650250RHBR，通过控制DC-DC使能端来控制各电平的上电顺序。外围电路参数见数据手册。原理图如下：上电顺序逻辑电路如下，上电逻辑，+5V输入时_DCDC3拉高VDCDC3输出VCC_1V3D拉高EN_DCDC2VDCDC2输出VCC_1V8D拉高EN_DCDC1VDCDC1输出VCC_3V3D.b) FPGA供电 FPGA推荐供电电源参数如下表:VCCIO采用两种电
9、平供电，为LVDS口供电的Bank1,2,3,5,6采用2.5V供电；其他Bank采用3.3V供电。电源芯片使用AS1301； 内核供电 LVDS总线供电3.2.2.4. 可靠性设计性能，EMC：a)静电防护：无b)快速脉冲群防护：无c)浪涌防护：无3.2.2.5. 本钱估计：约380元3.2.3. 时钟模块3.2.3.1. 功能：为系统提供实时时钟。断电情况下该时钟能保持3年以上。3.2.3.2. 接口描述：时钟芯片通过SPI总线与CPU相连。3.2.3.3. 设计原理：断电时钟保持时间T=1200mAh*30%/(550nA)=654545小时=74年注：假设电池容量下降到70%时时钟芯片
10、不能正常工作，1200mAh 为电池容量。系统上电时，(3.3-0.6)(3.6-0.6-0.6),VCC_3.3V给时钟芯片供电，仅当系统失电时3.6V电池才会给时钟芯片供电，D3为了防止3.6V给3.3V系统供电。3.2.3.4. 可靠性设计本局部在公司以往各产品中使用效果良好，时钟准确度高。3.2.3.5. 本钱估计10元3.2.4. 无线通讯3.2.4.1. 功能1、GPRS/CDMA通讯：在终端与主站之间通过公网或者专网建立无线通讯，进展数据交换；2、GPS通讯：通过GPS进展终端定位；3、短距离无线通讯：本地调试用。3.2.4.2. 接口描述1、GPRS/CDMA模块：CPU通过U
11、ART与GPRS/CDMA模块进展数据通讯，通过4个GPIO控制GPRS/CDMA模块的运行及网络灯指示。2、 GPS通讯模块接口： 因主CPU串口有限只有3路，2路用作232/485通讯、剩下1路用作GPRS/CDMA通讯，故用软串口与GPS模块进展通讯，外加两个GPIO控制GPS模块的复位及唤醒。下列图为软串口框图。3、 短距离无线通讯： 因主CPU串口有限只有3路，2路用作232/485通讯、剩下1路用作GPRS/CDMA通讯，故用软串口与短距离无线模块进展通讯，外加两个GPIO控制短距离无线模块的复位及睡眠。3.2.4.3. 原理硬件采用插板构造，与主板别离，保持主板不动更换不同通讯模
12、块，支持cdma，gprs通信模块。各模块对主板的接口统一定义。由于该模块I/O口允许的输入最大电压是VEXT,即2.93V，所以输入信号需添加分压电路，这样输入信号大概被调整至2.7V附近，保证正常工作，另外，电阻R725按照数据手册看，由于该引脚内部已经上拉，所以该电阻可以省略，而且最好不要焊接，因为该脚允许的外接电压最大为VDDEXT，但以往产品设计的时候，都加了该电阻，尚未发现问题。模块原理图电平转换电路Sim卡接口需要注意的是，图中D1D4四个静电防护器必须添加，替代以往该处使用的是集成TVS芯片UCLAMP0504，节约本钱。2、GPS模块：GPS模块选用SKG16A，通过CPU的
13、软串口将GPS信息传输给CPU.外加收发指示灯便于观察与调试。3、短距离无线模块：短距离无线通讯采用上海桑锐电子科技的成品模块SRWF-1022，其提供透明数据接口，能适应任何标准或非标准的用户协议，自动过滤掉空中产生的假数据，用户无需编制多余的程序，实现所收即所发。标准配置提供8个信道，可扩展到16/32信道。满足用户多种通信组合方式。提供2个串口三种接口方式，COM1为TTL电平UART接口。COM2为硬件的RS-232/RS-485接口，相对于软口的RS-232/RS-485接口，其带载能力更强是软口的6到8倍，工作更加稳定。接口波特率为1200/2400/4800/9600/19200
14、bps可选，格式为8N1/8O1/8E1用户自定义，可传输无限长的数据帧，用户编程灵活。接口图如下；串口使用软串口。因短距离无线通讯采用的是成品模块，故只需在电路上加一相应的接口。3.2.4.4. 可靠性设计1、 基于无线公网模块的应用已经积累了一定经历，总得来说仍然是驱动层及应用程序层双重保护，驱动层通过查询模块，获取链路状态；应用程序通过与上位机的通信超时机制判断链路状态；一旦发现链路异常，即通过重启链路方式修复通信。3.2.4.5. 本钱估计210元3.2.5. 以太网接口3.2.5.1. 功能通过以太网，建立CPU和主站的连接。3.2.5.2. 接口描述通过hp auto-mdix穿插
15、线自动侦测及切换经过网络变压器连接到标准RJ45接头。3.2.5.3. 设计原理网口电路主要是根据网络芯片LAN8720A的数据手册的网口推荐电路。网络连接和传输指示灯采用独立的LED灯指示。3.2.5.4. 可靠性以往产品在实验中偶发发生以太网通讯时浪涌实验引起终端损坏或者重启等现象，随后改用独立网络变压器模式，大大降低出故障概率。3.2.5.5. 本钱估计8元3.2.6. RS232/RS485电路3.2.6.1. 功能将UART信号转化成RS232信号或RS485信号，用于RS232或RS485通讯。3.2.6.2. 接口RS232或RS485电路用过UART口与CPU相连。3.2.6.3. 设计原理因RS232和RS485外接端子是共用的，故需一个双刀双掷开关进展切换。RS232电路和RS485电路沿用其他产品的成熟电路。3.2.6.4. 可
