《VHDL实现单片机输出的串并转换正文》由会员分享，可在线阅读，更多相关《VHDL实现单片机输出的串并转换正文（47页珍藏版）》请在金锄头文库上搜索。
1、第1章 绪论1.1概述 自从但单片机诞生以来，就在工业自动控制等诸多领域里发挥着巨大的作用，在传统的应用领域里，一般是用单片机配合市场上所能买到的逻辑器件完成系统的硬件设计，尽管单片机功能强大，能将许多功能的实现放在软件里，从而在较大程度上简化了系统硬件电路的设计，但是这种选择通用元件来构成硬件电路的方法并未改变。CPLD器件和EDA技术的出现改变了传统的设计思路，使人们可以通过设计芯片来实现不同的逻辑功能。新的设计方法能够由设计者自己定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作放在芯片的设计中进行。这样不仅可以通过芯片设计实现多种逻辑功能，而且由于管脚定义的灵活性，减轻了原理
2、图和印制板设计的工作量。这一思想给电路设计带来了一次革命。 本课题就是用VHDL语言对逻辑可编程器件进行编程，实现将单片机串口输出的串行数据到8位并行数据的转换。这是一个比较新型的扩展单片机串口的方法，该在工业控制等领域都具有非常广泛的应用。1.2论文主要研究内容及方案论证现实中就有很多可以直接用来做串并转换的器件，但这些都是完成固定格式数据的转换的，这种固定格式的器件在应用时有很大局限性，CPLD的引入就很好的克服了这个不足。在传统的应用时，我们经常应用移位寄存器来扩展I/O口,在传统的应用时，一般是用单片机配合市场上所能买到的逻辑器件完成系统的硬件设计，尽管单片机功能强大，能将许多功能的实
3、现放在软件里，从而在较大程度上简化了系统硬件电路的设计，但是这种选择通用元件来构成硬件电路的方法并未改变。CPLD器件和EDA技术的出现改变了传统的设计思路，使人们可以通过设计芯片来实现不同的逻辑功能。新的设计方法能够由设计者自己定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作放在芯片的设计中进行。这样不仅可以通过芯片设计实现多种逻辑功能，而且由于管脚定义的灵活性，减轻了原理图和印制板设计的工作量。这一思想给电路设计带来了一次革命。 在单片机的使用过程中经常需要用到对I/O的扩展，单片机与外部世界的信息交换是通过I0接口电路来实现的，在传统的应用时，我们经常应用移位寄存器来扩展I/
4、O口,但是这样有很多不方便，如果应用逻辑可编程器件来实现就会避免这些问题。 1.2.1 方案选择 单片机有两种数据传输方式，一：异步输入输出方式；二：同步输入输出方式。因此本设计有两种思路。两种方式都是可行的，而异步方式的实现可以通过降低数据的传送速率或者需要一个时钟来保持数据的同步。但这两种方法都有很大的不足，降低速率会很大的影响器件的使用领域且会增加单片机程序的复杂程度，而同步时钟的采用极大的增加器件的成本且会使器件变的更加复杂。固采用同步的传输方式，这种方式下器件不需要外界提供时钟且数据的传送速度最佳。 1.2.1 系统描述 本设计分为两个部分：硬件电路部分、系统软件部分。硬件部分主要由
5、CPLD，单片机组成。当系统运行正确时，由单片机直接控制的数码管和经由CPLD转换后控制的数码管输出相同的数字。第二章 系统硬件设计2.1系统硬件子总体设计2.1.1 系统总体设计本设计分为两个部分：（1）单片机部分，用来发出固定格式的串行数据提供给EPM7128SLC84-15，同时将此数据送数码管显示；（2）EPM7128SLC84-15 部分，该部分用VHDL对EPM7128SLC84-15编程实现对单片机输出的串行数据转换位并行数据输出提供给另一个数码管显示输出。2.1.2系统框图图2.1 系统总框图2.1.3 系统总原理图 图2.2 系统总原理图2.2 模块电路介绍2.2.1晶振电路
6、 在内部振荡电路中，为石英晶体时：C1,C2的取值范围为20pF40pF;为陶瓷滤波器：C1,C2的取值范围为30pF50pF。利用芯片内部的振荡器，在XTAL1和XTAL2两端跨接石英晶体以及两个电容，就构成了稳定的自激振荡器，它发出的脉冲直接送入内部时钟电路。因为XTAL1和XTAL2之间外接的是石英晶体，所以两个电容C1和C2的值均选择为30pF。C1和C2对振荡频率有微调作用，石英晶体的频率范围可以在1.224MHz之间选择。我选择了12MHz的石英晶体。 图2.3 内部振荡电路和外部时钟驱动电路2.2.2复位电路 （1）复位复位是单片机的初始化操作；单片机在启动运行时，都需要先复位，
7、其主要功能是把PC初始化为0000H，使单片机从0000H单元开始执行程序，除了进入系统的正常初始化之外，当由于程序运行出错或者操作错误使系统处于死锁状态时，为了脱离困境，也需要按下复位键来重新启动。除PC之外，复位操作还对其他一些寄存器有影响，他们的复位状态如表2.1所示 （2）复位电路复位操作有上电自动复位和手动复位两种。上电自动复位是通过外部复位电路的电容充电来实现的。上电瞬间，RC电路充电，RST引脚端出现正脉冲。这样，只要电源VCC的上升时间不超过1ms，就可实现上电自动复位，即接通电源就完成了系统的复位操作。这种复位方式表2.1 一些寄存器的复位状态寄存器复位状态寄存器复位状态PC
8、 0000HTCON00HACC 00HTL000HPSW00HTH000HSP07HTL100HDPTR0000HTH100HP0P3FFHSCON00HTMOD00HSBUF不定虽然很简便，但是有它的缺点，即：当由于程序运行出错或者操作错误使系统处于死锁状态时，我们没有复位按键，所以就无法重新启动，而只有再次接通电源。按键手动复位又分为按键电平复位和按键脉冲复位两种。其中按键电平复位是通过使复位端经过电阻与VCC电源接通而实现的；而按键脉冲复位则是利用RC微分电路产生的正脉冲来实现的。设计这部分电路的时候，考虑课题的要求，我就选择了按键复位，复位电路如图2.4：图2.4 按键复位电路2.2
9、.3 显示电路 我采用的是共阴的数码管，动态扫描显示的方式。如图2.5 图2.5 数码管电路2.2.4 CPLD下载电路 本实验对CPLD采用JTAG下载方式，采用ALTERA公司的ByteblasretMV电路，将ALTERA的ByteblasretMV电缆的10PIN端插入下载口即可，另一端连到电脑的并口。就可以在线编程了。注意电路一定要连接正确。PM7128S器件是通过4个引脚的JTAG接口进行在线编程(ISP)的。ISP允许快速、有效地在设计开发过程中重复编程。JTAG(Joint Test Action Group)是欧洲的JETAG组织提出的边界扫描标准，即IEEE1149. 1标
10、准。该标准提供了板级和芯片级的测试，所有JTAG测试功能仅需一条四线或五线的接口及相应的软件即能完成，利用JTAG能测试电路板的连接情况以及电路板的正确性。其接口电路如图2.6：图2.6 CPLD下载电路JTAG的接口信号为:1. TCK(Test Clock):用于控制状态机及传递数据。接EPM7128SLC84-15的62脚。2. TMS (Test Mode Select):选择边界扫描模式，控制状态机测试操作接EPM7128SLC84-15 的23脚。3. TDI (Test Data Input):在TCK的上升沿，接受串行数据接EPM7128SLC84-15的14脚4. TDO(T
11、est Data Output):在TCK的下降沿，输出串行数据接EPM7128SLC84-15 的71脚2.3 CPLD及MAX+PLUS 2 介绍2.2.数字集成电路(微处理器、存贮器以及标准逻辑电路等)在近几十年得到了广泛应用。数字集成电路的设计研究得到了迅猛的发展，不断地进行更新换代。随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现
12、场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。 FPGA与CPLD是在PAL(可编程门阵列)、GAL(通用门阵列)等逻辑器件的基础之上发展起来的。PAL和GAL一般都是基于PROM、EPROM或EEPROM结构的,CPLD也是基于EEPROM结构的，但是FPGA一般是基于RAM结构的。同以往的PAL和GAL等相比较，FPGACPLD的规模比较大，适合于时序、组合等逻辑电路应用场合，它可以替代几十甚至上百块通用IC芯片。这样的FPGACPLD实际上就是一个子系统部件。这种芯片具有可编程性和实现方案容易改动的特点。对于FPGA来说，由于芯片内部硬件连接关系的描述可以存放在磁盘、ROM
13、、PROM或EPROM中，因而在可编程门阵列芯片及外围电路保持不动的情况下，换一块EPROM芯片，就能实现一种新的功能。大规模可编程逻辑芯片可以看作持殊的ASIC芯片，它们除了具有ASIC的特点之外，还具有以下几个优点：(1)随着VLSI (Very large scale IC，超大规模集成电路)工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA/CPLD的规模也越来越大，其单片逻辑门数已达到数十万门，它所能实现的功能也越来越强，同时也可以实现系统集成。(2)FPGACPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担风险和费用，设计人员只需在自己的实验室里就可以通过相关
14、的软硬件环境来完成芯片的最终功能指定。所以，FPGACPLD的资金投入少，不用对厂商做任何订单数量上的承诺，节省了许多潜在的花费，而且FPGACPLD的研制开发费用相对较低。(3)用户可以反复地编程和擦除，而且外围电路不需要改变就可实现不同的功能。尤其是如果构造出该FPGACPLD芯片的实验板，则可更加灵活地实现不同电路的功能。所以，用FPGACPLD试制样片，能以最快的速度占领市场。当样品得到用户认可后再投入批量生产是电子产品研制和开发应用中的一种优选方法。(4)采用可编程逻辑芯片的电路设计周期很短。FPGACPLD软件包中不但有各种输入工具和仿真工具，而且还有版图设计工具和编程器等全线产品
15、，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作(物理版图映射)。当电路有少量改动时，更能显示出可编程逻辑芯片的优势。它大大加快了新产品的试制速度，减少了库存风险与设计错误所带来的危险、从而提高了企业在市场上的竞争能力和应变能力。(5) 电路设计人员使用FPGA/CPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，FPGA/CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计。FPGA/CPLD适合于正向设计(从电路原理图到芯片级的设计)，对知识产权的保护也非常有利。2.2.2 可编程逻辑芯片的设计方法 可编程逻辑芯片的设计一般可分为设计输人、设计实现和编程三个设计步骤及相应的功能仿真、时序仿真和器件测试三个设计验证过程。(1)设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初，Verilog、VHDL、AHDL等硬件描述语言的输入方法得到了广大工程设计人员的认可。(2) 设计实现。设计输入之后就有一个从高层次系
