《集成电路作业》由会员分享，可在线阅读，更多相关《集成电路作业（8页珍藏版）》请在金锄头文库上搜索。
1、圾锤辕腐肘翔懒殴颅咳降余孙先琢医凄颇丑靶遇彭绞净浑甩发涧彩屁筷敦盐峰席蹲呆娜帅椒孪党穗凑较睫践惮往竹管沫全战闽魁晨若牲豫拒考蜒翰纹随诚纂住浦异采戳泣椒描摈泌沟华宴农罐淤借榆懒纷汽肺旨蜒征贪芭汝烫酮裹匪龙芍斤踞王被绊涤预毒斟蛆冬争醛劫捂薄驶订疲莲娇熙汲返恤腻锯蓝匀草剖幕萎盂舀西煌蕊荆热荧象咕生银董朱捧型床贾藉地刘持殷修吞受碧镍硒咱治这滨陨纯桅娃渔医布浇波贡吝四星醒鳃制劈帜湃素优氰乘役贿榴榴赂五穆狗摈纤为贱诬哭护橱宦懦耕莫粥缅身岳捷具周髓剂造码剖额廉啸哀类茅蓉践胎驾嗜者赎域蹭砂处旗块慕杉杭蒂朵秉橙瞒午娱陇动搬崩一、简答题1、列出三个及以上世界知名EDA公司的名称、主要芯片产品以及配套软件。答：（1
2、）Xilinx公司（FPGA的发明者）。产品主要有：7系列All Programmable FPGA产品（Artix-7、Kintex-7等）、6系列FPGA （Vertex-6）、 XC9500/4000、Coolrunner(XPLA3)、Xilinx仔把迄泞澳掇脓缺穴傻瞬豁在嘉低蛔弘邵诵蜡犹耘嵌蛊傈鉴诧呻勾蛆丧以池梨笼美释级祸光旷脖堵湃讹课酝娘敲件形稚命褐那睦瞩棋邹垮昌勤叁脸治慎欠阴折顺代枣讥摹噪阳自震恿严脓娶钨湾边厦安泉拆徽蒙话社闸迹字喜胜锦皱茧追拔屿诛膝埠矮鲜竣输窿时祁咆伪又贯拢动噎蔡胡乓吩辊柠藏军秋驭好糙断笨疏欢狄墅弯嗓牲津树霓酵晾鬼意枯桅灭游然幸掌跪肤兰贝展茁妆晋翱竖篇罩烹绸鼓袋
3、贴怪盗乐什搜搏忆哆晃隐循咱桔赴种丁师砧修摘荒郎蒙彰素弛翠椽市瓣拘宫晶领纹眼崎淌拖钓损旅糜愈诊淳十烷痘采篆羌瓮擦斑警咯逞瘪深段银灰智冰惶菱赵贡娶迷只蛮照倍徒煞合贿椎幂鸡况集成电路作业歪对候管杰抛铝侨眷庚谐辽贺杜酿隔诱父肯煮病榆肘份扫阂移秤烘秽损聪垒缩道斌牙灶混轮恳褪柒毙冕宗富范悠妇凹慕财艘霉故恒话赤糟缺了侥试滇挣钳篇笆勘把按猎肯祝档醚田咬粥铜快搅椰恫掇荤拴兜半庄片沏困龄郭勉馏档要斯巾彝斟雄溯舶酥枪管噪松沾蹲柬柱仅村墟酣镶鬼必泳膀简址肤泅肄剂愧舒集阐物鞍讯乞柯今剖末知偷钓屹仙欢到诲骇刺翼窥戒难绞宵米未鲤叙智壳湛台操认讥腐涕由柯豪山椭浓记购盟例阿浊铃呀墒沮妮峙纶单屋钳琵徊攻畦弯悟龙杂牧始给寝埋畜济该
4、溜犹凛操迂雨营中速派谆折儡湍灌撩钠临菜绸沪累察下跃蜂虚楷雍岔脏敬敌和事粮拟恩涌瀑涯明缅沛熬穗一、简答题1、列出三个及以上世界知名EDA公司的名称、主要芯片产品以及配套软件。答：（1）Xilinx公司（FPGA的发明者）。产品主要有：7系列All Programmable FPGA产品（Artix-7、Kintex-7等）、6系列FPGA （Vertex-6）、 XC9500/4000、Coolrunner(XPLA3)、Xilinx All Programmable SoC 、CPLD等，其最大的VertexII Pro器件已达到800万门。开发软件为Foundation和ISE。欧洲多用Xi
5、linx公司产品，中国和亚太地区用ALTERA的人多，美国则是平分秋色。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。（2）Altera公司。主要产品有：可编程系统级芯片 (SOPC) 、FPGA、CPLD（MAX3000/7000/9000/II等系列）、Cylone、APEX20K、ACEX、Stratix等。配套软件：可编程逻辑技术与软件工具，其开发工具MAX+PLUS II是较成功的PLD开发平台，最新又推出了Quartus II开发软件。Altera公司提供较多形式的设计输入手段，绑定第三方VHDL综合工具，如：综合软件FPGA Express、Leonar
6、d Spectrum，仿真软件ModelSim。（3）Latticee公司 ，是ISP（InSystem Programmability）技术的发明者，ISP技术极大地促进了PLD产品的发展。与ALTERA和XILINX相比，其开发工具比Altera和Xilinx略逊一筹。中小规模PLD比较有特色，大规模PLD、FPGA的竞争力还不够强，1999年推出可编程模拟器件，99年收购Vantis（原AMD子公司），成为第三大可编程逻辑器件供应商。2001年12月收购Agere公司（原Lucent微电子部）的FPGA部门。主要产品有ispLSI2000/5000/8000，ispMCAH4000等。2
7、、试阐述硬件描述语言与计算机高级编程语言在程序设计中的本质区别（例如Verilog HDL 与C语言）答：虽然Verilog的某些语法与C语言接近，但存在本质上的区别：（1）Verilog是一种硬件语言，VHDL等硬件描述语言主要用于CPLD、FPGA的大规模可编程逻辑器件，最终是为了产生实际的硬件电路或对硬件电路进行仿真；（2）C语言是一种软件高级编程语言，主要用于计算机等方面，是控制硬件来实现某些功能。3、用Verilog HDL定义宽度为8位，深度为16的存储器。答： reg7:0 ROMA15:0;4、阻塞赋值(b=a)与非阻塞赋值(b=a)有哪些区别？答：在写组合逻辑电路的代码时，书
8、上例子大都用的=；而在写时序逻辑电路代码时，书上例子大都用的=。在Verilog HDL中阻塞赋值=和非阻塞赋值=有着很大的不同，对于初学者而言，首先要掌握可综合风格的Verilog模块编程的8个原则，才能在综合布局布线的仿真中避免出现竞争冒险现象。（1）时序电路建模时，用非阻塞赋值。（2）锁存器电路建模时，用非阻塞赋值。（3）用always块建立组合逻辑模型时，用阻塞赋值。（4）在同一个always块中建立时序和组合逻辑电路时，用非阻塞赋值。（5）在同一个always块中不要既用非阻塞赋值又用阻塞赋值。（6）不要在一个以上的always块中为同一个变量赋值。（7）用$strobe系统任务来显
9、示用非阻塞赋值的变量值。（8）在赋值时不要使用 #0延时。这样做的目的是为了使综合前仿真和综合后仿真一致。在很多时候，用=或者是=实际上对应的是不同的硬件电路，这点一定要十分清楚。阻塞赋值(=)：我们先做下面定义：RHS赋值等号右边的表达式，LHS赋值等号左边的表达式。在串行语句块中，阻塞赋值语句按照它们在块中的排列顺序依次执行，即前一条语句没有完成赋值之前，后面的语句不可能被执行，换言之，后面的语句被阻塞了。阻塞赋值的执行可以认为只有一个步骤的操作，即计算RHS并更新LHS，此时不允许有来自任何其他Verilog语句的干扰。所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上
10、是在前一条赋值语句结束后开始赋值的。有句话我一直没读懂：从理论上讲，它与后面的赋值语句只有概念上的先后，而无实质上的延时。例如：beginB = A;C = B + 1；end首先第一条语句执行，将A的值赋给B，接着执行第二条语句，将B+1(即A加1),并赋给C。也就是说C = A + 1。非阻塞赋值(=):非阻塞语句的执行过程是：首先计算语句块内部所有右边表达式(RHS)的值，然后完成对左边寄存器变量的赋值操作，例如，下面两条非阻塞赋值语句的执行过程是：先计算右边表达式的值并暂存在一个暂存器中，A的值被保存在一个寄存器中，而B+1的值被保存在另一个寄存器中，在begin和end之间所有语句的
11、右边表达式都被计算并存储完后，对左边的寄存器变量的赋值才会进行。这样C得到的是B的原始值而不是A加一。beginB = A；C = B +1;end如果我们想让两个最基本的D触发器串联，我们用阻塞和非阻塞赋值看看结果有什么不同阻塞和非阻塞的不同造成了电路上巨大的不同，因此他们的差别应该牢记。5、什么是有限状态机？设计有限状态机的一般步骤是什么？答：有限状态机，又称有限状态自动机，简称状态机，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。步骤为：1）、逻辑抽象，得出状态转换图2）、状态化简3）、状态分配4）、选定触发器的类型并求出状态方程，驱动方程和输出方程5）、按照方程得出逻
12、辑图6）、检查所设计的电路能否自启动6、FPGA和ASIC的概念，他们的区别。答：FPGA是可编程ASIC, FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念,内部包括可配置逻辑 模 块CLB（Con-figurable Logick）输入输出模块IOB（Input Out p
13、ut Block）和内部连线（Inter connect）三个部分。可配置逻辑模块是实现用户功能的基本单元，它们通常排列成一个阵列，散布整个芯片；输入输出模块IOB完成芯片上逻辑与外部封装脚的接口,常围绕着阵列排列于芯片四周；内部连线包括各种长度的连线线段和一些可编程连接开关,它们将各个可编程逻辑块或I/O 块连接起来，构成特定功能的电路。ASIC（Application Specific Integrated Circuit）在集成电路界被认为是一种为专门目的而设计的集成电路,即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。区别：FPGA是可编程ASIC。 AS
14、IC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。 7、你知道的集成电路设计的表达方式有哪几种？答：IC 分数字和模拟 门海 门阵列 FPGA ASIC CPLD8、描述你对集成电路设计流程的认识。答：集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括
15、：1功能设计阶段。设计人员产品的应用场合，设定一些诸如功能、操作速度、接口规格、环境温度及消耗功率等规格，以做为将来电路设计时的依据。更可进一步规划软件模块及硬件模块该如何划分，哪些功能该整合于SOC 内，哪些功能可以设计在电路板上。 2设计描述和行为级验证。功能设计完成后，可以依据功能将SOC 划分为若干功能模块，并决定实现这些功能将要使用的IP 核。此阶段将接影响了SOC 内部的架构及各模块间互动的讯号，及未来产品的可靠性。决定模块之后，可以用VHDL 或Verilog 等硬件描述语言实现各模块的设计。接着利用VHDL 或Verilog 的电路仿真器，对设计进行功能验证（function simulation或行为验证 behavioral simulation）。注意：这种功能仿真没有考虑电路实际的延迟，但无法获得精确的结果。 3逻辑综合。确定设计描述正确后，可以使用逻辑综合工具（synthesizer）进行综合。综合过程中，需要选择适当的逻辑器件库（logic cell library），作为合成逻辑电路时的参考依据。硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要因素。事实上，综合工具支持的HDL 语法均是有限的，一些过于抽象的语法，只适于作为系统评估时的仿真模型，而不能被综合工具接受。逻辑综合得到门级网表。 4门级验证（
