理解模数转换器

《理解模数转换器》由会员分享，可在线阅读，更多相关《理解模数转换器（6页珍藏版）》请在金锄头文库上搜索。

1、理解Z- A模数转换器连续时间的Z-A模数转换器结构有一些特性；本文带我们理解它的功能和优点，以及它如 何在众多模数转换器中胜出的。连续时间的工-模拟数字(A/D)转换技术正在挑战传统的流水线模数转换技术，而后者曾 一度被认为是当前高动态性能(100MSPS以下)的最佳技术。本文首先回顾一下数据转换 的基础，随后比较一下流水线模数转换器与Z-A模数转换器，接着简单介绍一下当前工业 率先应用的12位50MSPS的Z-A模数转换器。文章的最后总结Z-A模数转换器在高速率 高性能系统中适用的一些功能。数据转换基础模数转换器完成两个基本的操作：时域上的离散化和幅度上的量化。这两个功能如图 1 所 示，

2、实际的模数转换器可能与图中的结构会有一定差别。xDk)10典514 xQlkl-Vre-iT 2T 3T12图1：模拟到数字的信号转换。模数转换器首先完成对连续时变的模拟信号x(t)进行时域上的离散化，又称为采样。输入 信号按照均匀的时间间隔进行采样。采样频率用fs表示，时间间隔则表示为T=1/fs。一旦输入信号完成了采样，就形成了脉冲信号，采样间隔为kT。然而采样后的信号在幅 度上依然是无限范围的，因此不能用数字的形式表示出来。模数转换器的第二个功能是完成采样后的信号在幅度上的量化， 即用有限个数的数值中最 接近实际的那个数值来代替原始数值。由于这种用来近似表示的数值个数有限，因此可以 用数

3、字编码的形式来表示输出结果。数字编码的比特长度决定了转换器输出的可能数值的 个数。转换器的有限个数的输出引来了一定的误差，即量化误差。这种量化误差限制了转 换器的精度。模数转换器结构 一般情况下，模数转换器可以分为两大类型：奈奎斯特速率转换器和过采样转换器。两类 不同的转换器的区别在于输出采样率的不同。奈奎斯特速率转换器奈奎斯特速率转换器是指，按照最低的采样频率对输入信号进行采样的转换器。奈奎斯特 速率转换器的输出速率较高。最常见的三类奈奎斯特速率转换器分别为SAR（连续逼近寄 存器）、Flsah以及流水线转换器。本文重点介绍流水线转换器和转换器的区别。流水线转换器在分辨率为8比特以及以上、采

4、样率从5MSPS到200MSPS的数据转换应用中，流水线 转换器已经成为了行业标准。不同于flash转换器需要将当前输入与所有的可能输入值相比较，流水线结构的转换器采 用了多级的，低分辨率的 flash 转换阶进行级联。流水线结构的每一阶对输入信号进行量 化，然后将量化误差输入到下一阶，从而进行进一步的量化 （见参考1）。这样的过程在流 水线结构中反复进行，直到最低有效位（LSB）被判决出，流水线的所有阶输出综合起来从 而形成作为最终的输入采样值的数字信号。因为流水线结构可以在同时进行多个采样，模数转换器每个时钟下输出一个完整的数字信 号。这种并行处理可以提供转换器的全奈奎斯特速率的高分辨率转

5、换结果。然而，这种高 速率输出的代价是存在从对输入开始采样到最终的数字信号转换完成之间的延时。 这个延 时可以理解为流水线的反应时间，通常是一个时钟周期 10次采样的量级。不过对于大多 数应用来说，这种流水线模数转换器的延时尚可以接受。流水线模数转换器的挑战流水线模数转换器可以提供快速动态性能，采样率可以达到 1 亿次/每秒。尽管流水线结 构可以达到很到的运算频率，其他涉及参数受到了一定的限制。高速电路板因为流水线结构的每一阶必须处理上一阶的输出，转换过程中需要采样保持电路 （见参考 1）来提供持续不断的输入。第一阶的采样保持电路必须对所有采样率都要保证转换的精 度，这就需要开关电容电路在每个

6、时钟周期内完成 （见参考2）。同样，第一阶加法器和数 模转换器必须能在一个时钟内完成。第一阶所需的速度通常意味着需要宽带放大器和其他 电路，而这些电路耗电量很高。热噪声流水线模数转换器的最大动态范围部分由热噪声决定。热噪声随输入信号一起进入转换器 中，还包括输入采样电容的kT/C噪声。为了减少kT/C噪声，可以使用更大的电容，但其 代价是增加了输入端的开关噪声，从而使输入更难驱动，进而需要高性能、高耗能的模数 转换器驱动器。换代到未来的 CMOS 处理工艺 和其他所有采样输入的模数转换器一样，流水线模数转换器同样需要换代到未来的 CMOS 处理工艺。这种换代来源于开关电容输入，因为升级的 CO

7、MS 开关经常被用在对输入信 号进行采样的情况。而CMOS处理工艺所提供的电压减少，所以CMOS开关所需的过量 电压也相应减少，从而使得输入信号的电压幅度可以变小。此外，设计电压门限降低而又 能在深亚微米工艺工作的开关也并非易事。输入信号滤波与采样时钟的要求使用任何一种基于采样的模数转换器的最大挑战是，涉及到的外围电路来驱动转换器 （见 参考 2），以及输入信号滤波网络和采样时钟。任一种对输入采样的转换器中，如果输入信 号经过采样操作后会发生频带的偏移，就需要使用抗混叠的滤波器（AAF）来消除这种现象。外部模拟滤波器很难实现陡峭的衰减特性，因此设计者设计出过采样电路。尽管过采样减 小了频率带宽

8、，降低了 AAF 滚降的要求，过采样转换器仍浪费了奈奎斯特带宽，这将增 加了系统的功率。另外，过采样需要额外的数字电路来处理需要。提供给模数转换器的采样时钟是考察输入采样模数转换器的动态性能的另一个重要因素， 尤其是高分辨率，高输入频率的情况（见参考2）。时钟源的相位噪声会出现在模数转换器 的输出中，因此对系统进行设计时需要更细心，来保证系统的分辨率不受到时钟源的限制。 时钟质量对于高速、高分辨率的转换器尤为重要，因为输入频率越高，转换器分辨率越高， 则时钟纯度就要求越高。如上所述，尽管流水线模数转换器是高速率、高性能的应用下很好的备选方案中，但该类 转换器仍然对模数转换器设计者以及系统设计者

9、而言提出了更高的要求。相反，连续时间 的ZA模数转换器不需要输入端放置快速处理的电路或开关电容，从而避免了转换器额外 的功耗，也避免了高分辨率应用下的高性能驱动器。连续时间的ZA模数转换器还有显著 的抗混叠滤波功能，减少或避免了对外部AAF的依赖，从而避免了转换器带宽的浪费。 最后，连续时间的ZA技术很适合换代到未来的CMOS处理工艺。连续时间的Y画制器第一个连续时间的ZA调制器诞生于1962年，被用在CT（连续时间）电路上（见参考3）。实 际上，连续时间的ZA调制器的CT实现方式在此后经常用到，直到开关电容电路被发明 后，大部分连续时间的ZA调制器用DT（离散时间）环路滤波器来实现。开关电容

10、电路仍然 因为其对信号波形的敏感而十分流行。另外，开关电容积分电路的时间恒定与采样频率呈同一数量级，支持系统更大的灵活性（见 参考4）。然而，连续时间的ZA调制器的在此引起了人们的兴趣，因为其与输入采样模数 转换器相比，采用了更低功耗的集成运放并且本身具有抗混叠的滤波功能 （见参考3）。连续时间的ZA模数转换器不同于输入采样的转换器（包括流水线转换器以及离散时间ZA 模数转换器），区别主要体现在两方面：连续时间的ZA调制器使用CT积分电路而不是DT集成电路。这就意味着，连续时间 的 弘 调制器没有使用开关电容电路，而是RC电路或者C/gm电路。在连续时间的ZA调制器中的采样操作一般发生在前向环

11、路滤波器的输出。而输入采样 转换器采样发生在转换器的输入上。这些连续时间的ZA转换器和流水线转换器的差别，导致了二者性能的差别。特别的是， 连续时间的ZA转换器的功耗很低，具有抗混叠滤波的功能（如图2），并对输入没有复杂的 操作。Bridtwall Fiber EHrninates Aliasing1. S i.Pipeline：ErequeiHTkrMrttiArera：AiMi-ilUiKiqg Filter图2连续时间的2转换器以及流水线转换器的抗混叠滤波性。刀磷换器的挑战流水线转换器提供高速转换操作的代价是限制了其他设计参数，同样，连续时间的ZA转 换器的好处也以转换器设计者和系统架构

12、的设计难度为代价。 基于输入采样的开关电容模 数转换器的采样频率可以从0到最大频率的范围内任意变化。然而连续时间的ZA转换器 的动态范围受RC或C/gm积分电路的限制，因此积分时间常数必须可调来应对于不同的 处理（见参考 2）。另外，环路动态无法与采样频率匹配，从而限制了采样速率的范围。ZA的输入带宽也受到了转换器的第一奈奎斯特频带的限制。在奈奎斯特速率的转换器中， 全速率采样将作用在系统的输入，这样输入的带宽是奈奎斯特速率的整数倍，甚至允许以 射频的频率来采样。而在ZA转换器中，因为低通滤波的作用，第一奈奎斯特区以外的信 号从输出信号频谱中剔出。同时，尽管离散时间ZA允许环路采样速率倍数（M

13、fs，其中M 为调制器过采样的倍数）的信号进入系统频带内，由于ZA转换器本身带有的抗混叠滤波的 功能也不会让这种情况发生。因此，输入信号只能混叠在第一奈奎斯特区域，来被ZA转 换器进行量化。最后，由于过采样操作，ZA转换器的输出频率远小于100MSPS（百万次每秒），而流水线 转换器的转换操作可达500MSPS甚至更高。实际上，对于一个特定的技术，由于ZA转 换器需要进行过采样，奈奎斯特速率转换器始终要快于ZA转换器。不过，连续时间ZA技术的好处完全弥补了这种高分辨率应用下最高采样率只能达到100MSPS 的缺点。工业用的第一款2/转换器ZA模数转换技术证明了流水线转换技术并不是高动态、高速率

14、（100MSPS）应用的必选技 术，；连续时间ZA技术的好处近来已经在国家半导体的芯片ADC12EU050中体现出来。 该款芯片是位宽为12bit,超低功耗的8进制ZA转换器，其采样带宽为20MHz到25MHz, 转换速率为40MSPS到50MSPS（见图3）。CHKHIModulacir8 口诵时沱忸SariiliicrADC12EUD54 Block Diagramdiillpifl LVDS SLVSDigital DHCiUNUlDH FihsrClipping Co-nlrot图3： 12-bit八进制模数转换的ADC12EU050框图。ADC12EU050上 弘 技术包括了自带的抗

15、混叠滤波，低噪声，易驱动输入等功能。为了充 分利用这些优点， ADC12EU050 还含有片上时钟调节器，消除了不需要的高性能时钟。 另外， ADC12EU050 通过使用超负荷输入的立即恢复机制，来避免输入超负荷造成的危 险。总结除了提供有效的功率控制，技术还能减少在高速、高性能系统中使用模数转换器面临 的难度。简而言之，ZA技术提供了：内在省电的框架，从而避免了像输入采样的转换器（如流水线转换器或传统的离散时间 ZA转换器）那样需要放大器电路。无混叠的奈奎斯特频带，由内在的过采样、内部低通CT环路滤波器以及片上数字滤波 器实现。纯电阻输入，无需开关。与输入采样的转换器需要开关输入电容相比，

16、连续时间ZA转 换器更容易驱动输入，耦合进入的噪音更少。 片上时钟调节电路，从而提供了输入到内部调制器的过采样时钟。该部分电路增加了 输入时钟的频率和质量，产生了低抖动的采样时钟边缘，并实现了高分辨率的性能，而无 高性能的外来时钟输入。更容易换代到未来的CMOS工艺技术。在一个ZA转换器中，噪声和采样过程产生的 非线性的影响都得以明显的减弱，并允许供应电压降低，这一点是未来CMOS工艺所需 要的。综合来说，ZA技术固有的优点以及片上时钟调节器的实现，大大简化了信号路径设计： 减小了所需功率 避免了外部抗混叠滤波器 降低了输入驱动的必要性 减轻了高质量的时钟源的需求，并且没有性能上的牺牲 此外，ZA模数转换器的技术优