《通信实验5帧同步实验》由会员分享，可在线阅读，更多相关《通信实验5帧同步实验（9页珍藏版）》请在金锄头文库上搜索。
1、福建工程学院国脉信息学院Fujian University Of Technology Guomai Information College学生课程实验报告书专业班级：电子信息工程学号：0930010357姓名：张兴旺2020学年 第 学期实验项目:实验时间:实验目的:实验仪器:实验原理:巴克码识别器是比较容易实现的，这里也以七位巴克码为例，用7级移位寄存器、相加器和判决器就可以组成 一识别器，如图4-2所示。当输入数据的“ 1”存入移位寄存器时，“1”端的输出电平为+ 1,而“0”端的输出电 平为一1；反之，存入数据“0”时，“0”端的输出电平为+ 1, “1”端的输出电平为一1。各移位寄存
2、器输出端的接法和巴克码的规律一致，这样识别器实际上就是对输入的巴克码进行相关运算。当七位巴克码在图4-3 (a)中的t1 时刻正好已全部进入了 7级移位寄存器时，7级移位寄存器输出端都输出+ 1，相加后得最大输出+ 7；若判别器的 判决门限电平定为+ 6,那么就在七位巴克码的最后一位“0”进入识别器时，识别器输出一群同步脉冲表示一群的开头，如图4-3 (b)所示。R17 卜5-3-7-51 1-311 -11 131517 jn J*0L1看-44卜4卜输出移动方向Y图4-1七位巴克码的自相关函数巴克码识别器输入1110010信息码t-1图4-2七位巴克码识别器1110010 信息码Mt识别器
3、 输出图4-3识别器的输出波形帧同步系统要求建立时间很短，并且在帧同步建立后应有较强的抗干扰能力。通常用漏同步概率P假同步概 率P2来衡量这些性能。这里，主要是分析集中插入法的性能。漏同步概率P1由于干扰的影响会引起同步码组中的一些码元发生错误，从而使识别器漏识别已发出的同步码组。出现这种情 况的概率就称为漏同步概率P。例如图4-2识别器的判决门限电平为+ 6,若由于干扰，七位巴克码有一位错误， 这时相加输出为+ 5,小于判决门限，识别器漏识别了帧同步码组；若在这种情况下，将判决门限电平降为+ 4，mCr pr (1 p)n-rnr 二 0识别器就不会漏识别，这时判决器容许七位同步码组中有一个
4、错误码元。现在就来计算漏同步概率：设p为码元错误概率，n为同步码组的码元数，m为判决器容许码组中的错误码元最大数，则同步码组码元n 中所有不超过m个错误码元的码组都能被识别器识别，因而，未漏概率为乙 C r pr (1 - p ) n - rnr 二 0故得漏同步概率为P = 1 一 C r pr (1 - p )n -r(4-3)1nr = 0假同步概率P2在消息码元中，也可能出现与所要识别的同步码组相同的码组，这时会被识别器误认为是同步码组而实现假同 步，出现这种情况的可能性就称为假同步概率P2。因此，计算假同步概率P2就是计算信息码元中能被判为同步码组的组合数与所有可能的码组数之比。设二
5、进 制信息码元出现“0”和“ 1”的概率相等，都为1/2,则由该二进制码元组成n位码组的所有可能码组数为2n个， 而其中能被判为同步码组的组合数显然也与m有关。若m=0,只有一个(co )码组能被识别；若m=l,即与原 n同步码组差一位的码组都能被识别，共有C1个码组。依此类推，就可求出信息码元中可被判为同步码组的组合数n L，因而可得假同步概率为nr = 0p = 2 - nC r(4-4 )2nr = 0比较式(4-3)和式(4-4)可见，m增大，即判决门限电平降低时，P1减小，但P2增大，所以这两项指标是有矛盾 的，判决门限的选取要兼顾两者。在分析判决门限电平对P1和P2的影响时，讲到两
6、者是有矛盾的。我们希望在同步建立时要可靠，也就是假同 步概率P2要小；而在同步建立以后，就要具有一定的抗干扰性能，也就是漏同步概率P1要小。为了满足以上要求 以及改善同步系统性能，帧同步电路应加有保护措施。最常用的保护措施是将帧同步的工作划分为两种状态一一捕 捉态和维持态。终端接收机由非同步工作状态转入同步工作的过程，称为“捕捉态”，终端机进入同步工作后则称为“维持态” 可把捕捉过程分成两步进行，先在信码中找到与该时刻本地帧同步码型相同的信码码位。当找到和帧同步码型一 致的信码码位后，再进行第二步，即逐帧比较下去，也就是在该时隙上按本地同步码的周期进行比较。在比较过 程中，一旦发现在收端本地同
7、步码的相位与信码码型不同时，则重新移一个码元相位，重新从第一步开始找帧同 步码位，以上两步交替进行，即可建立真正的同步。1、间隔式插入法在某些情况下，群同步码组不是集中插入在信息码流中，而是将它分散地插入，即每隔一定数量的信息码元， 插入一个群同步码元。群同步码型选择的主要原则是：一方面要便于收端识别，即要求群同步码具有特定的规律 性，这种码型可以是全“ 1”码、“1”“0”交替码等；另一方面，要使群同步码的码型尽量和信息码相区别。例如 在某些PCM多路数字电话系统中，用全“0”码代表“振铃”，用全“1”码代表“不振铃”，这时，为了使群同步 码组与振铃相区别，群同步码就不能使用全“ 1”或全“
8、0”收端要确定群同步码的位置，就必须对收码进行搜索 检测。一种常用的检测方法为逐码移位法，它是一种串行的检测方法；另一种方法是RAM帧码检测法，它是利用 RAM构成帧码提取电路的一种并行检测方法。（二）实验电路说明在本实验中，帧同步码是采用集中插入法集中插入到NRZ码的28位的。帧同步码识别电路所能识别的帧 同步码的码型设置为1110010。在信号源模块产生的NRZ码中，帧同步码是集中插入到每帧信号的28位的， 因此只要帧同步码识别电路在码流中能识别到与设置的帧同步码相同的码组，就会输出一个一致脉冲。先从信息流中识别出帧同步码即巴克码，而又因为一帧是由24位组成，所以要利用一个分频器。当分频器
9、输出一 个脉冲时，识别器也输出一个脉冲。只要它们相位对应输出，那么就能把帧同步提取出来。因此识别器和分频器 是整个电路的核心，而且它们的相位应该严格对应。图4-4所示是由识别器、分频器和保护电路组成的帧同步信号 提取电路框图。可以在CPLD里面完成。五、测试点说明DIN： NRZ码输入点DIV24： 24分频输出GAL：巴克码识别器输出NRZFS：帧同步码输出CLKHI：数字锁相环工作的主时钟，由拨码开关S2选择。六、实验步骤1、将信号源模块和模块7固定在主机箱上，将塑封螺钉拧紧，确保电源接触良好。2、将信号源模块上S5拨为“1010”，拨动拨码开关S1、S2、S3,使“NRZ”输出的24位N
10、RZ码设置为0111001001011001 10101010 （开关拨上为1,发光二极管亮；拨下为0,发光二极管灭）3、关闭电源状态下，按照下表完成实验连线：源端口目标端口连线说明信号源：NRZ （32K）模块7： DINS5拨为“ 1010”，同步提取输入*检査连线是否正确，检査无误后打开电源4、模块7的S2设置为“0110”。5、用示波器观察模块7上“NRZFS”波形。6、 拨动信号源模块上的拨码开关S1、S2、S3，设置为“01110010”、“10101010”、“01110010”，用示波 器双踪同时观察信号输出点NRZ-FS “帧同步输出”与GAL “假识别输出”的波形，比较两个波形的差异。（结果可以看到，信号输出点“假识别输出”输出的信号中包含了两个脉冲，这是因为数据信号中包含了 与帧同步码相同的码组，所以帧同步提取电路提取出了两个脉冲，但经过假识别保护电路后，从信号输出 点“帧同步输出”输出的信号中就只包含正确的帧同步信号了。7、实验结束关闭电源，拆除连线，整理实验数据及波形完成实验报告。-L
