《电子技术实验2门电路》由会员分享，可在线阅读，更多相关《电子技术实验2门电路（5页珍藏版）》请在金锄头文库上搜索。
1、实验二002.5IL(mA)0.2875DSO-X2OI2f (W52163440: to Oct 31 1153:382016200?/ 2 2 00V；0 0 s1 000?/1/AX：+1.000DMH2-912.575mV245PKEYSIGHTTECHNOLOGIES+1.000000US自助:采崖 1标准模” 1.00GSa/$通道DC1.00:1DC10.0:1光标欧一、处理数据1. 测试CMOS与非门CD4011输出低电平负载特性Rl(O )co23. 9k15. Ok10. Ik9. 15k8. Ilk7. 50k5. 06k4. 60k3. 57k2. 35kVo(V)0.
2、 00010. 05440. 08670. 13020. 14280. 16000. 17400.2570. 2810. 3630. 553Icc(mA)00. 20900. 33090. 48710. 53630. 60300. 65010.94721. 03671. 31291.9136VL(kQ)VpD = 5.05V, Ron = VoJ2Iol根据斜率估计，此时导通电阻为输出电阻的一半，为Rn =竺三=0.144/cQ2. CMOS与非门CD4011的传输延迟时间切心 S光标设苴系的O单位X1: -356 UlJOnsY1:653 30mV手幼1X1 X2X2： 644.000nsY
3、2: -259.275mV|根据定义,V1Dooh-50%经测量，tpHz = 64ns 9 tpuj = 39ns o（测量时上升沿、下降沿的波形没有成功保存。）较大的瞬间电流。由图可以看出，当输入从低电平变为高电平时产生的瞬间电流比从高电平变低电平产生的瞬间电流大，但持续时间更短。这是因为输入为低电平时，上拉电 路相当于一个大小为半个导通电阻和一个大小为2倍容值的寄生电容串联，下拉电路截 止：输入为高电平时，上拉电路相当于一个导通电阻和一个寄生电容串联，下拉电路相 当于2个导通电阻和一个大小为0. 5倍容值的寄生电容串。所以从低电平变为高电平时 产生的瞬间电流比从高电平变低电平产生的瞬间电
4、流大（等效电路的阻抗更小），持续 时间更短。4.测量TTL与非门74SL00的输入端负载特性曲线R0.0043.143.644.584.715.015.565.946.466.816.857.0288.419.4815.124.143Vi00.640.730.880.870.951.021.071.131.121.121.121.131.131.141.171.171.Vo 3.57 3.57 3.56 3.54 3.55 3.47 3.12 2.54 1.75 1.11 0.17 0.17 0.17 0.17 0.17 0.16 0.16 0.R单位是k。，V】、V。单位是V。可以读出，Vi
5、l 幻 0.90V, VIH 1.14V. V0L 0.17V, V0H 3.55VTTL74LS00输入端负裁特性曲线Rp/kQ理论分析：因为有输入电流流过Rp,必然会在它上面产生压降而形成输入端电位Vi,而 且阻值越大电位越高，但当T。和E同时导通时，L基极电压被钳在3倍导通压降，输入 端电位被钳在2倍导通压降，即约为图中的1. 14Vo5.选作：CMOS与非门74HC00的噪声容限噪声容限如图。读出Vni. = 1.35V, VNH = 1.54V实验分析：因为当输入电平处于高电平与低电平之间的无效区时，PMOS管和NMOS管同时导 通，会出现一些不稳定的波形，在XY模式下出现图中的近似
6、菱形的图形，因此，选取噪声 容限时，不应包括菱形内的点。二、总结1. 测试方法和注意事项a. 测输入端负载特性的时候，可以先用示波器确定跳变区电阻的大致范围，在该范闱 多设几个点，然后通过一系列的负载阻值确定对应的电平，然后用描点法画出图形。b. 测量输出特性曲线的时候可在V与V。之间加可变电阻，通过改变电阻，测量对应的 输出电平，算出对于电流，用描点法画图。c. 测量延迟时间，可输入一个方波，然后在输出端波形上改变上升沿、下降沿来读出 延迟时间。d. 测量动态功耗时，可输入三角波和高电平，在与地之间接取样电阻，通过测取样 电阻的电压，获得电流的波形。e. 测电压传输特性时，可输入一个据赤膊，
7、通过XY时基模式观测电压特性曲线。f. 注意事项：示波器探头应与被测门电路共地；不用的与非门输入端不应悬空，应接 高电平；注意引脚对应的端II;测阻值时必须断开电路：输入信号应在示波器调好 后再接入电路。2. 问题与解决方法再测与非门输入负载特性时，测得较大的负值。解决方法：改变示波器的触发源或者用 万用表测量。3, 收获从实验中验证了课本上的理论，掌握了测门电路特性的方法，学会了一些技巧：不用的 与非门输入端应接高电平，使用示波器时注意调节触发源。三、思考题1. 如仅用CMOS集成电路的一个门电路，剩余的与门、与非门应接高电平，或门、或 非门接低电平，可以防止噪声干扰，并且形成静电保护，防止CMOS电路被烧坏， 比如CD4O11与非门，两输入端应输入高电平。2. TTL集成电路处理方法同上，目的也是防止干扰。3. 能。V功取515V, V】为一个100Hz、0、晶的锯齿波。4. 对接时，要满足：.前端的输出高电平最小值比后端输入高电平最小值大、前端 的输出低电平最大值比后端输入低电平最大值小；.后接电路的总电流应小于输 出电流。
