设计串行4位加法器

上传人:汽*** 文档编号:508516973 上传时间:2024-01-16 格式:DOC 页数:7 大小:760.61KB
返回 下载 相关 举报
设计串行4位加法器_第1页
第1页 / 共7页
设计串行4位加法器_第2页
第2页 / 共7页
设计串行4位加法器_第3页
第3页 / 共7页
设计串行4位加法器_第4页
第4页 / 共7页
设计串行4位加法器_第5页
第5页 / 共7页
点击查看更多>>
资源描述

《设计串行4位加法器》由会员分享,可在线阅读,更多相关《设计串行4位加法器(7页珍藏版)》请在金锄头文库上搜索。

1、澳 門 科 技 大 學MACAU UNIVERSITY OF SCIENCE AND TECHNOLOGYAvenidaWai Long, Taipa, MacauFaculty of Information Technology数码电子学实验设计串行4位加法器报告人:XXX一. 具体要求 要求利用全加器和移位寄存器等器件实现串行4位加法器。本实验涉及到寄存器,计数器,移位寄位器等基本时序电路,以全加器,多路选择器等组合逻辑电路,所以是一个综合性试验。二 试验目的1. 熟悉原理与ABEL-HDL混合输入法;2. 学习根据具体设计选择描述方法并了解可编程器件的实际应用。三 实验准备1.详解移位寄

2、存器 所谓寄存器就是一组可存储二进制数的触发器,其中一个触发器存储一个位,所以一个寄存器的长度若是一个字节大小,那它应该是有8个触发器组成,我们可以对这8个触发器存入二进制数值,也能够由这8个触发器读出所存入的二进制数值。 寄存器除了能够存储二进制数据外,还可以将存储的数据由一个触发器移至另外一个触发器,我们称这类的寄存器为移位寄存器(Shift Register)。 图1所示是一个以D触发器所构成的移位寄存器。数据由最左边的触发器D输入端输入,而Q输出接至下一级触发器的D输入端,所以出了最左边的触发器外,每一个触发器的输入都由前一级触发器的状态所决定。使用D型触发器使得输入端不会发生状态反转

3、现象,可以确保在时钟脉冲上升沿触发时,同步地将触发器D输入端数据转移至输出端Q。 在此移位寄存器中我们模拟“1011”的输入,储存和输出,其结果如表1所示。 表1:模拟1011的输入,储存与输出CLKDQ3Q2Q1Q0T0?T111?T2111?T30011?T411011T500101T600010T700001 图1:移位寄存器 T4时刻存储完毕 T7时刻输出完毕在ispDesignLEVER中输入如下测试矢量:获得如下仿真结果: 储存 输出 从结果我们验证了D触发器移位寄存器的真确性。我们将此D触发器移位寄存器产生一个默认符号:如图2所示,以便在后面设计“串行4位加法器”中使用。 图2:

4、D触发器移位寄存器2. 详解多任务器 多任务器的功能是,能从多条输入线的信号中,选择其中一条输入线并连接至单一的输出线上。 本报告中,我们讲解2*1多任务器。 2*1多任务器,具有两条输入线I1,I0,一条输入线Y以及1条选择线S0,利用选择线S0来控制两条输入线I1,I2中的一条接至输入线Y上,逻辑电路如图3所示。当选择线S0=0时,输入线I0通过 AND-OR门连接至输出线Y上;当选择线S0=1时,输入线I0通过 AND-OR门连接至输出线Y上; 图3:2*1多任务器逻辑电路图我们将此2*1多任务器产生成一个默认符号,如图4所示,以便在思考题中使用。 图4:2*1任务器默认符号四:实验内容

5、 D触发器移位寄存器可以储存一个二进制数,所以我们有如下基本构思来设计实现4位串行加法器电路。 D触发器移位寄存器 D触发器移位寄存器 D触发器移位寄存器 储存,输出S 储存,输出A,B模拟电路图如下:在ispDesignLEVER中输入如下测试矢量:理论分析:从测试矢量中,我们知道被加数为“0011”,加数为“1100”,所以结果应该为“1111”,因为此移位寄存器是由D触发器构成的,在时间上有延迟,进行4位加法运算,被加数和加数的显示应该在4个脉冲时,而要计算结果就要多给它4个脉冲的计算时间,结果会在第7个脉冲时出现。获得如下仿真结果: 被加数,加数显示 结果显示 从结果中我们验证了所设计

6、电路的正确性。不足之处:因为此串行4位加法器大部分由D触发器组成,所以在时间上有延迟,运算速 度慢。五 思考题1. Try to use two 4-bit Shift Right Register to finish the same tasks.(试用用2个移位寄存器来完成此实验)解析:在本实验基础上,加入一个多任务器即可完成本思考题。模拟电路图如下:在ispDesignLEVER中输入如下测试矢量:获得如下仿真结果: 被加数,加数显示 结果显示 2. Try to design a 4-bit Serial Subtractor.(设计一个4位串行减法器)解析:模拟电路图如下:在ispDesignLEVER中输入如下测试矢量:解析:被减数为“1110”(14),减数为“0011”(3),其结果为“1011”(11)。获得如下仿真结果:结果分析:其结果为“B”(1011),所以所设计的电路正确。本设计不足之处:在此电路里,被减数最好是大于减数,这样可以直接的出结果,但如果被减数小于减数,如:被减数为“0010”(2),减数为“0011”(3),我们得到如下结果:其结果为F,我们要得到真正的值还需再自己手动执行一次2的补码运算,得0001,所以结果为-1。正负号在我们输入被减数,减数时自己得出,电路不能显示。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 资格认证/考试 > 自考

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号