《半导体器件物理II必背公式+考点摘要》由会员分享，可在线阅读，更多相关《半导体器件物理II必背公式+考点摘要（23页珍藏版）》请在金锄头文库上搜索。
1、半二复习笔记1.1MOS 结构1.费米势：禁带中心能级(EFi)与费米能级(EF)之差的电势表示0,加0A二九_2. 表面势：半导体表面电势与体内电势之差，体内EFi 和表面EFi之差的电势表示幺=四昭体内)-E証表面)3. 金半功函数差4. P 沟道阈值电压1Vacuum level1右1eX意faifn是个负值1.3 MOS原理1.M OSFET非饱和区IV公式2.跨导定义：VDS-定时，漏电流ID随VGS变化率，反映了VGS对ID的控制能坯g=用数勺旳?3无关kGS - ，T8 2L皿丿“:皿呢-叱讥 与%尤矢严饱和区（含线性区,00去0,其影响阈值反型点时的取变化，最大耗尽层和最大耗尽
2、层电荷面密度变化:2璟2吟+订）5.背栅定义：衬底能起到栅极的作用。VSB变化，使耗尽层宽度变化，耗尽层电荷变2017/10/23Qd怦产一嵌声起二J2笛小：（2他+艰）化；若VGS不变，则反型沟道电荷变化，漏电流变化1.4 频率特性1. MOSFET频率限制因素沟道载流子的沟道运输时间通常不是主要的限制因素） 栅电容充放电需要时间2. 截止频率：器件电流增益为1 时的频率高频等效模型如下：GD01 镒入市谕密勒电容（為Y/1 + g屁）输入电流/产叩7厂+ 5卩 输出屯流仃語堆I栅极总电容CG看题目所给条件。若为理想，CgdT为0, CgsT约等于Cox，即CG=Cox ；非理想情况即栅源、
3、栅漏之间有交叠，产生寄生电容：CgdT的L为交叠部分长度CgsT的L为L+交叠部分长度（CgsT二Cgs+Cgsp）在理想情况下*饱和区 5 , q鹉U蚪曲段h 巴牛竺（喀-耳）：f ”迁移率血T2垃沟道长度的平方芒的倒数3. 提高截止频率途径口 提高迁够率（100方向，工艺优质口缩短L口 减小寄生血容（硅柵星本欣代了卸柵）1.5 CMOS1. 开关特性开关时间：输出相对于输入的时间延迟，包括导通时间如和关断时间toff （针对驱动管NMOS而言 载流子沟道输运时间心本征延迟） 取决于沟道的长度和载流子的漂移速度 输出端对地电容的充放电时间（负载延迟）取决于输出端对地总电容Cd大小和充放电电流
4、（/广人）的大小提高开关速度途径降低开关时间）：减小本征延迟：减小沟长LL4 ( kT/e )，最后括号部分1, IDsub近似与VDS无关 亚阈值摆幅S :漏电流减小一个数量级所需的栅压变化量，S是量化MOS管能否随 栅压快速关断的参数。S=dVGS/d(lgIDsuh) 快速关断：电流降低到Ioff所需VGS变化量小。因此S越小越好 亚阈特性的影响：开关特性变差：VGS=0时不能理想关断；静态功耗增加 措施：提高关断/待机状态下器件的阈值电压VT（如通过衬底和源之间加反偏压，吏VT增加）、减小亚阈值摆幅2.沟长调制效应（VDStnIDT） 机理饱和区丁二怙=VDS - %圖）T= AZ T
5、n有效沟长厂=a-AA） 1 理想长沟：LL，导电沟道区的等效电阻近似不变，饱和区电流饱和；实际器件（短沟）：L =iOflcm，3 影响：使电流饱和原因：八冼二叫上二m 易发生情况：短沟器件，U大L小，E大，易达到饱和Ec 考虑速度饱和后的饱和漏源电流o(sat) WC0K(Vqs - 吟)Usat 跨导：与偏压、沟长无关 截止频率：与偏压无关37 - 2nCG = 2jt（CwWL） - 2ffL5.弹道输运特点：沟道长度L0.1pm,大于散射平均自由程；载流子从源到漏运动需经过多次散射；因经历多次散射，载流子运动速度用平均漂移速度表征2.2 按比例缩小按比例缩小的参数：器件尺寸参数（L，
6、tox，W，xj）:k倍掺杂浓度（Na，Nd）： 1/k倍电压V: k倍电场E: 1倍耗尽区宽度Xd : k倍电阻R （与L/W成正比）：1倍；总栅电容（与WL/tox成正比）：k倍漏电流1（与WV/L成正比）:k倍2.3 阈值电压调整1短沟道效应（LJ VTI）ri$ 概念：随着沟长L变短，栅压VG可控空间电荷区仅仅为下方梯形-可控耗尽层电荷 占耗尽层越来越少-使得可控Qsd变小，VT下降1+L/J0 -漏衬 n + p 反偏压f -Qsd! - VTNl d.VSBf - VTNKAVT绝对值更大，使VT整体减小）2.窄沟道效应（WJ VTt）概念：表面耗尽层在宽度方向将存在横向展宽现象-
7、VGS作用下要产生中间矩形和两 侧的耗尽层电荷-W越小，相同偏压VG下能用来控制下方矩形部分的电压V越少-VT随W的!而增大3. 离子注入调整 原理：通过离子注入技术向沟道区注入杂质a. p型衬底表面注入受主杂质（如B）-半导体表面净掺杂浓度Na/QSDmax/f-表面更难以反型-VTfb. p型衬底表面注入施主杂质（如P）f半导体表面净掺杂浓度Na/QSDmax/Jj表面更容易反型-VTJ 离子注入关系P 型衬底加入受主杂质：2.4 击穿特性1. 栅氧化层击穿 概念：VGSf -氧化层电场强度Eox临界电场强度EB，氧化层发生介电击穿，栅 衬短路，栅电流产生 影响因素：静电使栅两侧出现电荷积
8、累，易产生强电场使之击穿 措施：a.设计和使用做好防静电措施b.进行电路设计2. 漏衬 pn 结雪崩击穿（沟道未形成） 概念：结反偏压VDS大到一临界值BVDS，发生雪崩击穿 雪崩击穿：载流子从大E获得大能量，与晶格原子碰撞-共价键断裂，产生电子空 穴对-产生的电子空穴也会从E获得能量，继续碰撞-产生大量的电子被漏极收集（加入 ID ），发生击穿，产生的空穴注入衬底（产生I sub ）角电场）容易集中，大于平面处电场3. 沟道雪崩倍增效应（VGSVT） 概念：发自S端的载流子，形成电流IS,进入沟道区，受沟道E的加速-在D端附 近发生雪崩倍增-产生的电子被漏极收集（加入ID ），产生的空穴注入
9、衬底（产生Isub ） 影响因素：a.VDS越大，E越强，越容易诱发倍增b.VGS越大，沟道载流子数越多，倍增越快，BVDS越小4. 寄生晶体管击穿（雪崩击穿正反馈）概念前提：MOSFET存在寄生的双极型晶体管雪崩击穿-存在衬底电流Isub，同时Rsub不为零-寄生晶体管基极电势增高，使源衬结正偏-电子由重掺源区扩散至衬底一部分电子加入ID使IDT-雪崩击穿加剧（正反馈） 易发生情况：短沟高阻衬底的MOSFETa短沟，基区较窄，注入沟道区的电子易被漏极收集，同时漏结附近的E较强，倍增效应强b.高阻，Rsub大 措施：重掺衬底5. 源漏穿通效应（短沟器件） 概念漏衬结的空间电荷区扩展至和源衬结空
10、间电荷区相接-导致源端和源漏之间半 导体的势垒高度降低-电子跨越势垒高度由源区注入到源漏之间半导体区的几率增加 影响：a.VGS=0时，源和沟道区势垒高度被拉更低-源区电子注入到沟道区数量增 多-亚阈值电流增加b.VDST-源和沟道区势垒高度降低-ID指数f-栅压控制器件ID能力下降易发生情况：短沟高阻衬底的MOSFET 措施：增大栅氧下方会发生穿通效应的衬底浓度NB、增大VSB6. LDD 结构的 MOSFET 定义：轻掺杂漏结构(Lightly Doped Drain) 概念：在沟道的漏端及源端增加低掺杂区，降低沟道端口处的掺杂浓度及掺杂浓度的分布 梯度 作用：降低沟道中漏附近的电场，提高器件的击穿电压2.5 辐射效应与热载流子效应1. 辐射效应 概念：x射线、y射线等离化辐射将SiO2中的电子-空穴对打开，同时产生自由电子和自由空穴 影响：a产生氧化层电荷b产生界面态,Vt右移增加 n沟道MOSFET：导通电压为正栅压，故辐射产生氧化层电荷的效果强，Vt左移辐射总剂量越大，则引入 的界面态，界面态密度增大，2017/11/27离化辐射剂量rad(Si) p沟道M
