计时器电路设计方案

上传人:hs****ma 文档编号:508157865 上传时间:2023-02-21 格式:DOC 页数:40 大小:1.95MB
返回 下载 相关 举报
计时器电路设计方案_第1页
第1页 / 共40页
计时器电路设计方案_第2页
第2页 / 共40页
计时器电路设计方案_第3页
第3页 / 共40页
计时器电路设计方案_第4页
第4页 / 共40页
计时器电路设计方案_第5页
第5页 / 共40页
点击查看更多>>
资源描述

《计时器电路设计方案》由会员分享,可在线阅读,更多相关《计时器电路设计方案(40页珍藏版)》请在金锄头文库上搜索。

1、计时器电路设计方案1 总体电路结构设计1.1 电路功能与性能计时器电路的功能主要集中在五方面。一是对按键消抖的控制(电平检查、消抖命令延时、消抖完成前延时、完成消抖后平稳电平输出等)为主的输入信号的采集与处理;二是对输入全局时钟分频,获取所需时钟;三是进行时间的正常计时和可以调整时间,如正常的记录时、分、秒,可以准确调时、分、秒等;四是正常利用八位数码管进行译码显示;五是处理维护和配置信息,如层停留时间、运行速度等信息。电路的具体功能细节罗列如下:1) 计时电路输入10KHZ的基准时钟,利用10K计数器和200计时器进行计数分频,获取1HZ的自动扫描计时时钟及50Hz的数码管扫描时钟。2) 消

2、抖模块分为电平检查和10ms延时;通过按键输入电平信号,检查模块对电平进行检测,发送所需脉冲,若10ms延时模块检测到所发脉冲,并对该脉冲进行触发10ms的过滤抖动,然后输出正常脉冲信号。3) 经过按键消抖发出的平稳电平信号,校时模块就会对获取相应管脚约束所发送的按键信号,并进行时、分、秒的调整。4) 计时模块采用24进制计数器,10进制计数器,6进制计数器分别对时分秒高低位计数,检测到时钟分频器所分的1HZ时钟信号便自动开始扫描计时,自动产生进位计数。5) 利用多路选择器,即多路复用器,进行对时分秒高位地位进行选通,并发送到译码显示器,进行数字输出。6) 利用八位数码管显示输出,采取七段数码

3、管译码方式对09进行译码输出。7) 电路根据流水线设计方法,按键消抖和计时器运行状态8) 配置信息通过,目的计时信号处理。1.2 主要按键消抖法本电路设计的主要难点在于按键的消抖及调整时分秒上,也就是如何获取稳定的电平信号进行时间调整。经过功能分析,决定采用电平检查及消抖延时的方式进行调度与输出控制。其中电平检测模块会根据电平发生变化产生的不同命令,然后进入延时模块当中。接着,延时模块会根据输送进入的命令在执行相关的延时操作并且进一步决定输出。其功能利用布尔运算,具体运算如下表1.1所示。表1.1 h2l_f1和h2l_f2运算表表 时间 h2l_f1H2l_f2H2l_sig=(!H2l_f

4、1)&h2l_f2 initial110 T1011 T21000 1.3 电路接口控制电路根据信号功能将接口分为5部分,分别是按键调时(使用者按下)、时钟分频扫描功能、计时选通信号、译码显示等其它信号。具体接口如下表1.2所示。表1.2 接口信号表 名称IO属性 描述备注clkin 输入时钟,10KHZ频率rstin 系统复位信号低有效key_in3:0in 按键输入电平信号低有效led_selout数码管选通信号led_ selled_drvout数码管驱动信号led drv1.4 电路功能框图1)根据功能要求 所画系统框图 图1.1 系统结构框图 2)依照功能,将电路分为7个功能模块:输

5、入信号按键消抖模块key_in,用于对输入信号进行有效检测、消抖处理、脉冲整理等功能;选通模块,用于主控选择功能,。电路的功能框图如下所示。 图1.2 电路功能框图图中输入按键处理模块key_in主要用于t调整时间,需要进行相关的电平消抖。1.5 验证方案 设计的验证主要有两方面的内容:一是代码输入过程中的仿真验证;二是在硬件电路板上的验证。仿真的验证比较简单,即模拟键盘的输入动作,查看对应按键被按下时,产生的输入数据及波形是否与预想的一致。 板级验证需要使用开发板,用小按键键盘作为数据的输入部分,用2位8段数码管作为显示输出部分。2 模块设计 设计共有4个功能模块,分别是按键消抖及校时模块、

6、时钟分频及扫描模块、计时选通模块、译码显示及顶层模块,这里对模块的详细功能和时序关系进行细致说明,以便达到预期的设计目的。2.1 按键消抖及校时模块设计1、按键消抖模块输入按键key_in按键电平信号输入,完成对电平消抖功能, 该模块主要由电平检查模块和10ms延时模块组合而成。具体如下:1、一旦检测到按键按下(发生高电平到低电平的变化),经由h2l_sig发送正脉冲。2、若10ms延时模块检测到h2l_sig的正脉冲,就会触发10ms过滤抖动,然后高拉输出。3、当按键被释放,电平检查模块会经由l2h_sig发送正脉冲。4、若10ms延时模块检测到l2h_sig的正脉冲,就会触发10ms过滤抖

7、动,然后拉低输出。其功能框图如下: 图2.1按键消抖框图 图2.2电平消抖过程 按键模块输入pin_in主要完成消抖获取平稳的时钟信号,便进行调时功能。按键输入信号处理模块decet的接口信号有clk,rst,pin_in,pin_out,具体如下表2.1所示表2.1 输入信号处理模块接口信号表 名称IO属性 描述备注clkin 输入时钟,10khz频率rstin 系统复位信号异步复位pin_inin按键调时输入信号pin_outout按键调时输出信号按键输入信号处理模块pin_in的模块电路如下图2.1所示。 图2.3 按键输入信号处理模块pin_in的模块电路图 h2l_sig和l2h_s

8、ig延时转移转移状态图 图2.4延时消抖状态转移图/电平检查模块 detect.module.v是电平检查模块。其中,第9行行定义100us的常量,第1119行是count1;因为电平检查模块非常敏感,在复位的一瞬间,电平容易处于不稳定状态,所以需要延时100us。第18行将寄存器isen置1,用于表示100s的延时已经完成。第2124行声明了四个寄存器;h2l_f1和h2l_f2用于检测电平由高到低,初始化逻辑为1;l2h_f1和l2h_f2用于检测电平有低到高,初值被设置为逻辑0第2732行是对各寄存器进行初始化,并进行赋值;h2l_f1和h2l_f2的初值是逻辑1,假设第一个时钟周期pi

9、n_in为低电平,h2l_f1就会被赋值为逻辑0,而h2l_f2则是被赋值为h2l_f1上一次的值,也就是h2l_f1的初值。在第一个时钟周期,h2l_f1为逻辑0,h2l_f2为逻辑1.h2l_f1取反后和h2l_f2进行“与”运算,则h2l_sig的输出为逻辑1.假设第2个时钟周期pin_in保持为低电平,h2l_f1同样会被赋值为逻辑0,而h2l_f2被赋值h2l_f1上一次的值,即逻辑0,再经过布尔运算,输出结果是h2l_sig为逻辑0.无论检测到的电平由高到低还是由低到高,都是一样的原理。h2l_sig的输出是发生在100us之后,因为100us之前被isen寄存器所限制。换言之,电

10、平检查模块的有效输出发生在100us延时之后。/延时模块 delay_module.v是10ms延时功能模块,模块采用顺序操作的写法。第1127完成延时操作,当中采用了定时器和计数器,定时器和计数器都是通过标志寄存器iscount的使能。第3062行是仿序操作,i寄存器用来控制执行步骤。开始时,i会根据h2l_sig或者l2h_sig进入不同步骤。当检测到由高到低的电平变化时,i被赋值为1,进入步骤“d1”,经过10ms后,拉高输出(rpin_out=1b1),然后进入步骤“d2”。步骤“d2”会拉低输出(rpin_out=1b0),然后回到“d0”。输出由低到高的电平变化也是采用同样的步骤原

11、理。/检查和延时的组合模块 debounce_module.v是电平检查和10ms延时模块的组合模块,综合实现每个按键的消抖功能。2、 校时模块 利用按键输入点评信号,进行按键校时功能,采取输入复位清零方式进行归零,再通过按键输入电平信号进行电平触发计数,进行增数计时功能。 模块功能为修正分钟和小时时间以及秒钟的精确调整清零。由key_in0控制调整分钟和调整小时之间的切换,每按一下key_in3:2所调整的计数器加1,分钟计数器满60清零,小时计数器满24清零;秒种的精确调整清零具体为在正常计时的情况下,长时间按住key_in1,即可使秒钟清零,进行精确调时。 电路供能如下: 图2.5 校时

12、功能电路 2.2 时钟分频及扫描模块设计1、时钟分频 时钟分频主要10k分频得到1bit的1hz信号time1hz和方波形式1hz的enb1hz,以及200分频的time50hz的扫描信号。电路由一个10k计数器和三个译码器组成。电路图和波形如下: 图2.6电路图及波形图2、 扫描计数扫描计数模块功能主要是对输入时钟信号time50hz进行累加计数。其原理电路图如下: 图2.7 扫描电路图2.3 计时选通模块设计 1、计时模块 计时模块是对1s的信号源进行秒计时,计时满后向上进位的设计思想。而1s的信号源由分频器分得的time1hz信号进行提供其设计电路功能图和流程图如下: 图2.8计数器功能

13、图当time1hz进行输入时,秒低位sl采用10进制计数器开始计时计数,当计数达到9时,秒自动向秒高位sh采用6进制计时器计时计数,当计数达到5时便自动向分钟地位进位,此时分钟地位并自动计时计数,当分钟地位计数到9时,便自动向分钟高位进位;当分钟高位计数计到5是便自动向小时地位进位,当小时地位计数到9时或者3时,便自动向小时高位进位,直到最后到24小时制的高位2.但计时计时达到23:59:59时,自动返回00:00:00。这样便完整的完成一个计时计数功能。其程序代码的结构框图如下: 图2.9 计数器流程图2、选通模块 复用选通模块的逻辑功能较为复杂,基本功能有两个,一个是0.5秒的闪烁控制,可以这样实现:当处于调整状态时,如果闪烁控制信号(就是enblhz信号,该信号为lhz方波,0.5秒时问位低电平,0.5秒为高电平)为低电平时正常显示,当闪烁控制信号为高电平时数码管led灭掉,形成闪烁效果(0.5秒正常显示,0.5秒数码管熄灭);led熄灭时所有驱动信号为高(这里假定8段数码管共阳连接),我们可以设定在显示译码时将数值4hf译码为全高电平输因此设计中可以将数码管熄灭期问的定时计数器的值设定为4hf。该模块另一个为复用选根据选通信号sel

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 金融/证券 > 财经资料

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号