数字电子技术数字电子钟课程设计

《数字电子技术数字电子钟课程设计》由会员分享，可在线阅读，更多相关《数字电子技术数字电子钟课程设计（13页珍藏版）》请在金锄头文库上搜索。

1、华东交通大学高职大专课程设计数字电子技术数字电子钟课程 设计设计题目：数字电子钟专业：电气化铁道学号:姓名：指导教师:设计时间：设计技术参数1 时制式为24小时制。2 采用LED数码管显示时、分，秒采用数字显示3 具有方便的时间调校功能。4 计时稳定度优于IO,可精确校正计时精度。5 .交流220V供电，但停电24小内要维持正常计时（停电可不显示时间）6 .其它附加功能（显示星期、报时、停电查看时间）。设计原理及其框图1.数字钟的构成华东交通犬学成人教育学院调校星期调校时调校分 ，一附图SZZ-1数字钟的构成框图数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计 时周期为

2、24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星 期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示 器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组 成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信 号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒 信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个 “分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60 进制计数器，每累

3、计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数 器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。每累计24 小时，发出一个“星期脉冲”信号，该信号将被送到“星期计数器”，“星期计数 器”采用7进制计时器，可实现对一周7天的累计。译 码显示电路将“时”、“分”、“秒”、“星期”计数器的输出状态送到七段显示译码器译码，通过七位 LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信 号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”、“星期”显示数字进行校对调整的。附图SZZ-1所 示为数字钟的一般构成 框图。1）晶体振荡器

4、电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的 方波信号，此外还有一校正电容可以对温度进行补偿，以提高频率准确度和稳定度， 使稳定度优于10-4，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数 字显示的电子钟都使用了晶体振荡器电路。2）分频器电路分频器电路将32768Hz的高频方波信号经32768（ 2色）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3）时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数 器、时个位和时十位计数器及星期计数器电路构成，其中秒个位和秒十位计数器、分 个位和分十位计数器为60进制计数器，时

5、个位和时十位计数器为24进制计数器， 星期计数器为7进制计数器。4）译码驱动电路译码驱动电路将计数器输出的8421 BCD码转换为数码管需要的逻辑状态，并且 为保证数码管正常工作提供足够的工作电流。5）数码管数码管通常有发光二极管（LED ）数码管和液晶（LCD ）数码管，本设计提供的 为LED数码管。6）直流稳压电源 在电子电路中，通常都需要电压稳定的直流电源供电。它是由电源 变压器、整流、滤波和稳压电路等四部分组成。本设计采用的直流稳压电源，输入 为220V的交流电，输出为5V左右的稳定电压。2数字钟的工作原理1）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确 及稳

6、定。附图SZZ-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这 个电路中，CMOS非门Ui与晶体、电容和电阻构成晶体振荡器电路，U2实现整形 功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ri 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放 大器。电容Ci、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时 提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由 于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确晶体XTAL的频率选为32768Hz。该元件专为数字钟电路而设计

7、，其频率 较低，有利于减少分频器级数。其中C的值取5-20 pF, C2为30pF。G作为校正电容可以对温度进行补偿，以提高频率准确度和稳定度。由于CMOS电路的输入阻抗极高，因此反馈电阻R可选为1M Q 10M Q。本 设计中取10MQo较高的反馈电阻有利于提高振荡频率的稳定性。IUIUIU2,njR1附图SZZ-2晶体振荡器电路2）分频器电路因为，数字钟的晶体振荡器输出频率较高，为了得到1 Hz的秒信号输入， 需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用 多级2进制计数器来实现。将32768Hz的振荡信号分频为1 Hz的分频倍 数为32768 （2】5），即实

8、现该分频功能的计数器相当于15极2进制计数器。这里用一个14级2 进制计数器和一个1级2进制计数器。2进制计数器我们采用CMOS管CD4013B。CD4013B其实是一个双D型 触发 器。它是由两个相同的、独立的数据型触发器组成。每个触发器有独立的数据、置位、复位、时钟输入和Q和Q输出。在时钟脉冲正变化沿时预置在D输入的逻辑电平转换至Q输出。时钟置位和复位是独立的，分别通过在置位或复位 线上高电平完成。附图SZZ-3是CD4013B的管脚图。1413121110 J 8 I 111 I 1Vid Q2 /Q2 CP2B2 D2S2p CD4013B/QI CF1 RLDI SIVEE1111

9、r 113457附图SZZ-3 CD4013B的管脚图本设计中采用CD4060来构成14级分频电路。附图SZZ-4是CD406的 管脚图。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器， 可以将32768Hz的信号分频为2Hz，CD4060的时钟输入端两个串接的非门，因此可 以直接实现振荡和分频的功能。12号管脚R是复位清零端，高电平有效，（复位全部级）。在CR （CPo）每个负变换计数器前进一个二进制数。从 3号 管脚出来的频率就是2Hz，当然从2号管脚出来的频率就是4Hz,依次类推。161514

10、1312111091111 I 11Vdd Q10 Q8 Q9 R CF1 /CFO CFOj CD4060Q13 Q14 Q6 Q5 Q71111f3234578附图SZZ-4是CD406的管脚图有上面晶体振荡器电路和分频器电路的分析，我可以画出它们之间的连接图，即 是我们所需要的时钟脉冲1 Hz的产生电路。见附图数字电子钟整机图。其中2Hz的 信号我们可用于调校电路。3）时间计数单元时间计数单元有时计数、分计数、秒计数和星期计数等几个部分。时计数单元一 般为24进制计数器，其输出为两位8421 BCD码形式；分计数和秒计数单元为60进 制计数器，其输出也为8421 BCD码；星期计数单元为

11、7进制计数器，其输出也为两 位8421 BCD码形式。一般采用1。进制计数器来实现时间计数单元的计数功能。为减少器件使用数 量，可选CD4518，附图SZZ-5为CD4518的管脚图。14131211Vdd 2R 2Q4 2Q32Q2 羽 1CD45181CF 1/EK 1Q1 1Q2183 IQ4 1R g111111n112345678附图SZZ-5为CD4518的管脚图CD4518是一只双BCD10进制计数器，它内含两个独立的计数单元，有两 个计数脉冲输入端，上升沿触发端CP和下降沿触发端，若用CP来触发，则EN接局电平；若用EN来触发，则CP接图电平。有4个输出端Q4Qi，一个清 零端

12、R,加高电平计数器清零，各输出端为0。在本电路中，第一组计数器ICm用来作 秒个位计数，输出端为1Q4 1Qi，计数范围为00001001循环。每当计 数到1001（相当于10进制数的9）时，再输入一个计数脉冲则会变为0000,这时IC1-1的1Q4由高电平变低电平输出一个负跳变脉冲到2en，作为进位脉冲使第二组计数器IC-2作一次秒十位的计数。同时IC1-1开始作下一个计数循环。秒十位计数为6进制（可以通过导线连接使10进制变为6进制。实现原理：输出端 2Q42Q32Q22Q1 W0101跳变到0000,中间经过一个瞬间状态0110。这时 我们只须 将2Q3、2Q2两端经过一个二输入与门CC

13、4081 （管脚图见附SZZ-6）输出到1R和 2R端。）输出端为2Q42Qi，计数范围为00000101循环。每当IB -2A 一海一2YA IBCIV n2A r初J VDD4A W10 g g计数到附图SZZ-6 CC4081管月却图0101 （相当于10进制数的5）时，再输入一个计数脉冲则会变为0000,这时IC1-2的 2Q32Q2两端经过一个二输入与门CD4081B输出端再送至（J IC2-1的1CP端，作 为进位 脉冲使IC2-1作一次分个位的计数。同时IC2开始作下一个计数循环。同理分计数的实现原理与秒计数的实现原理一样，用第三组计数器IC2-1作分个位计数，用第四组计数器IC

14、22作分十位计数。第三片CD4518作为时计数器，但SBOZAUKJA1BK: FL _IAm2A 谢 XIYVSS3*LJ VWi3AE谑Iun rID5V1 Y7c31c附图SZZ-7 CC4073的管脚图要设置为24进制。由IC2z的2Q32Q2两端经过一个二输入与门CD4081B输出 端送 到IC2-1的1CP端，作为进位脉冲使IC 3-1作一次时个位的计数。计数范围也是0000-1001循环，当计数由1001变为0000输出一个负跳变脉冲到2en，作为 进位脉冲使第六组计数器IC”作一次时十位的计数。因为我们要求时间由23 ： 59 ： 59能跳至I 00： 00 ： 00。所以当第

15、二片CD4518向第三片CD4518再发一次脉冲 时，第三片的输出端20420320220110410310210要从00100011跳变至（J 00000000,中间经过一个瞬间状态00100100。这时我们只须将2Q21Q3两端 经过一 个二输入与门CD4081B输出到1R、2R端和IC4-1的1CP端，输出到IC4-1的1CP端 的信号作为进位脉冲使IC作一次星期的计数。同时IC”开始作下一个计数循环。 星期计数为7进制也要通过导线连接使10进制变为7进制。实现原理：输出端 10410310210要从0110跳变到0000,中间经过一个瞬间状态0111。这时我们只须 将IQ3IQ2IQ1三端经过一个三输出与门CD4073B （管脚图 见上页附图SZZ-7）送 到1R端。星期一显示“1，星期二显示“ 2，