《数字逻辑课程设计数字时钟课程设计数电课程设计数字电子技术(DOC 13页)》由会员分享，可在线阅读，更多相关《数字逻辑课程设计数字时钟课程设计数电课程设计数字电子技术(DOC 13页)（14页珍藏版）》请在金锄头文库上搜索。
1、数字逻辑课程设计自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多， 时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率 测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、 定时广播、自动起闭路灯
2、、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等， 所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数 字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统，从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路目前,数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择前言 2目录 2题目 2摘要2关键字 3设计要求 3正文 31电路结构与原理
3、图 32数码显示器 360进制计数和24进制计数 4校时 7振荡器 83.计算、仿真的过程和结果 9鸣谢 11元器件清单 11参考文献 11总结与体会 11教师评语 12数字时钟的课程设计摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前,数字钟的功能越来越强， 并且有多种专门的大规模集成电路可供选择。本设计采用74LS290.74LS47.BCD七段数码管和适当的门电路构成，可实现对时、分、秒等时间信息的采集和
4、较时功能地实现关键字：60进制.24进制时分秒的控制，较时 设计要求:1.时间以24小时为一个周期2.显示时，分,秒;3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间正文:.总体方案:数字钟主要分为数码显示器、60进制和24进制计数器、频率振荡器和校时这几个部分。数字钟要完成显示需要 6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、 分、秒的计时需要60进制计数器和24进制计数器，在在仿真软件中发生信号可以用函数发 生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS191的十进制计数器和 D触发器来产生计数
5、和进位。频率振荡器可 以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1H乙主体思路如下图所示：具体操作中，计时电路可采用74LS161.74LS290.74LS90等器件分别构成 60和24进制的计数器而完成，显示部分可采用数码管直接实现，振荡分频部分由于有函数发生器可直接采用。较时功能是设计的难点，我们设计了两种方案，一种是需要较时时通过将161的置数端打到0，在161的输入端接编码器，需将时钟较时为多少就在编码器的输入端将对应的I置为0但在实际操作时极为繁琐，故不采用。另一方案是：当需要较时时，将分或 时直接将clock接函数发生器（将函数发生器的频率定在150HZ左右），
6、通过函数发生器直接驱动要较时的部分一步步变到准确值。此方案简洁易懂且操作方便，因此实验中采用此方案。1.电路结构与原理图（1）数码显示器在MultisimlO.O 仿真器件中，数码管分为需要译码器显示的和无需译码直接显示的 两种，需要译码器的数码管有共阳极和共阴极之分，此电路采用的是不需译码直接显示的数码管（如图1所示），这样就简化了电路，增加了调试的正确性。如图2所示的数码管需要图1不需译码管的数码管译码器才能显示，74LS47是驱动共阳极数码管的器件，74LS48是驱动共阴极数码管的器件 。U204. 3- R. 1-如图3所示电路，从74LS48的A, B, C, D端输入二进制数便可完
7、成显示功能，而图 1的数码管直接输入二进制数便可显示。（2）60进制计数和24进制计数方案一：基于74LS161的计数设计在设计数字钟电路中，进制是最主要的一部分，它关系着显示的正确与否。关键在于 了解各种器件的作用及功能，而且在调试的过程中容不容易出问题，电路会不会变得复杂,器件的选择最好要统一，以便调试成功。分和秒的六十进制：从常理可知，数字钟需要六十进制和十二进制计数器，而六十进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS161可构成16进制以下的计数器，所以此电路中分和秒的计时都采用74LS161来进行设计。而小时是 24进制计数，依然用74LS161,
8、但电路作了改进。U8U9DCD HEXU1A5IVCC10U574LS161D74S03D4506rii5VVCCU4A 74S08NDCD HEXU7A74S03D5VXFG2CC12U374LS161D45603在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个 六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，十进制的同步加法计数器有74160和74192，而没有现成的六进制同步加法计数器。图4是用74LS161构成六进制计数器的结构图，根据74LS161的结构把输出端的 0101 （十进制为5）用
9、一个与非门74LS00引到Load端便可置0,这样就 实现了六进制计数。图5是用74LS161构成十进制计数器的结构图，同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在 分和秒的进位时，用秒计数器的Load端接分计数器的 CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。小时的二十四进制：数字钟的小时要用到十二进制，要用到十进制，并且在计数到12时要清零，所以不能用单纯的十进制计数器，考虑到在12时要清零，还是要用两个74LS161来实现。具体的电路图如图6。个位采用十进制，而且当同时满足十位为1,各位为2时，两个计数器同时清零
10、，这自然就要想到用与非门和非门反馈接到清零或置数端来实现，电路也是用反馈置的方法。其他原理与相同，不再细讲。 。方案二：基于74LS290的计数器在课本中还学习了 74LS290,此计数器也有计数的功能，因此也可进行设计以下两图为 60进制分秒的设计,以及24进制时的设计.131074IS290的60进制14处为分的进位方案比较:在设计中如果没有较时电路，那么用290或161基本上是一样的，只是连接方式 不同而已但加入较时电路后，就会出现两种方案：一种是在161下的ABCD端口接上编码器， 并且在其Ld端设置开关，计数时接高电平，当需进行较时时，接低电平此时将编码器的I0 到I9中的某一端口接
11、高电平，这样就会在161的ABCD端口有置数信号，从而实现置数.但在290中,没有置任意数功能，只能制一和制九，因此远远不能完成电路需要较时的功能因此我们放弃了用 290进行设计的方案选择了用161进行设计.（3）校时由于Multisim 可以仿真，并有函数发生器，最简单的校时方法就是通过开关用函数发 生器对CLK端输入脉冲以改变显示的数值。此电路的设计就是采用这种方法校时的，虽可以只用一个函数发生器来实现同步，但调试时结果不能体现出来，所以用另外的函数发生器来实现校时。校时的具体设计方法是：用一个单刀双掷开关切换计数功能与校时功能，另一端接计 数器的脉冲输入端，开关置于函数发生器这一端便可以
12、校时，置于计数器的进位端便是计时。不校正时间时开关都应打在与非门的那一端，校时时才用键盘操作改变开关的状态。-*-11-my|*T=fj J1-U23AJ.12 .74LS1617+0BJ -图6控制小时显示的进位电路图（4）振荡器振荡器可由晶振组成，也可以由555定时器组成。图7是由555定时器构成的1KHZ的自激振荡器，其原理是 0.7（2R 3+R+F5）C4=1ms f=1/t=1KHZ。计时是1HZ的脉冲才是1S计 一次数，所以需要分频才能得到1HZ的脉冲，如图8所示电路，是三个用十进制计数器 74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才
13、从高位输 出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的信号，从而达到目的。在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一次，所以仿真都是用函数发生器代替，所以在数字钟总电路图中没有振荡器。5V-R42KQ LIN95%DIS .S.lkQTHR 7KI .F0N C3-:土1吋LM555GNO图7 555定时器产生频率为 1KHZ信号的电路s -Ar- u 7-nl口出-MX+1-UE74mzM A 纟T AmSNQ nmI/ 缸一 u 70Gr TI7.QL由工1 ZI.图8把1KHZ的信号分频为1HZ信号
14、的电路2.计算、仿真的过程和结果在74LS161的调试中发现没有到 16而进位在进位时会多出一个消隐状态，为了消除这个状态，我用一个非门从进位端接到异步清零端，就可消除这个状态， 从而让计数重新从零开始。图中的秒和分的60进制可以用十进制计数器74LS160和74LS161代替，十进制计数器代替74LS161可以减少与非门的使用，这样就更加简化了电路，相当于一个小小的改进。仿真的结果在Multisim 中可以清楚地看到。从左到右的函数发生器中第一个是为校时提供 的，第二个是为校分提供的，第三个是是正常计数产生脉冲的信号源。nsLogic Analyzer-XLAlTime (S)5S.600tn SS.SOOm 59.000m59.200m59.600m9Tso 3Th 4Tsq疔Tax JTwnfTkilJTmdPTera 101k=11Tir=12Tita 13T*ral4115Tiru ljLLClKkjnt -.J|I|I|: :和*灵.戢X) rm000
