《课程设计编码电路测试与PSK2电路设计》由会员分享，可在线阅读，更多相关《课程设计编码电路测试与PSK2电路设计（26页珍藏版）》请在金锄头文库上搜索。
1、专业综合课程设计报告 题 目： 编码电路测试与PSK2电路设计 专业综合课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 信息工程学院 题 目: 编码电路测试与PSK2电路设计 课程设计目的：1. 通过对THEX-1型综合实验平台的使用，较深入了解通信电路的原理；2. 掌握通信电路的测试方法和设计实验的方法；3. 学习利用EWB仿真设计简单通信系统的方法；4. 练习利用Protel绘制PCB电路的方法；5. 提高正确地撰写论文的基本能力。课程设计内容和要求1. 电路测试：测试CVSD1，CVSD2，HMC，CON，CYC，JZ实验电路板。要求详细分析实验电路的工作原理（说明每个元器
2、件的作用和功能），写出测试项目，并对测试结果作出详细分析；如果电路板不能测出所需要的结果，要分析原因，找出电路板损坏的部位。1. 用EWB做出PSK2的仿真电路，并测试各点的波形；要求详细分析电路原理（说明每个元器件的作用和功能），对测试结果作出详细分析。2. 用Protel绘制FMDEM1的PCB电路。3. 查阅不少于6篇参考文献。初始条件：1. THEX-1型综合实验平台及实验指导书；2. 示波器，万用表。3. EWB和Protel软件。时间安排：第18周，安排设计任务；第19周，完成实验测试和仿真电路的设计与测试；第20周，完成PCB电路绘制；撰写设计报告，答辩。指导教师签名： 年 月
3、日系主任（或责任教师）签名： 年 月 日 目 录1. 编码电路测试41.1测试CVSD141.1.1实验结构框图41.1.2各测试点的波形5TP1：在J1输入端输入一个300Hz3.4KHz的正弦波信号，若幅度过大，则被限幅电路限幅成方波了，因此信号波形幅度尽量小一些，即改变外部信号源的幅度大小。51.1.3波形结果分析61.2测试CVSD271.2.1实验结构框图71.2.2各测量点的波形81.3测试HMC81.3.1实验结构框图81.3.2测量数据分析91.4测试CON101.4.1实验测试框图101.4.2测量结果分析111.5测试CYC111.5.1实验电路框图111.5.2各测量点的
4、波形121.5.3实验测试数据141.5.4 测量数据分析151.6测试JZ151.6.1各点的测试波形152. PSK2电路的仿真测试162.1实验原理162.2实验数据203 绘制FMDEM1的PCB电路223.1实验原理223.2 实验数据223.2.1原理图223.2.2 PCB图234. 总结245. 参考文献251. 编码电路测试1.1测试CVSD11.1.1实验结构框图图1.1.1 增量调制编码器实验结构框图图1.1.2 增量调制编码器电原理框图增量调制的基本工作原理：众所周知，增量调制是由PCM发展而来的模拟信号数字化的一种编码方式，它是PCM的一种特例，关于PCM编码原理及其
5、实验，已在以后实验中说明。增量调制编码基本原理是只用一位编码，这一位码不是表示信号抽样值的大小，而是表示抽样幅度的增量极性，即采用一位二进制数码“1”或“0”来表示信号在抽样时刻的值相对于前一个抽样时刻的值是增大还在减小，增大则输出“1”码，减小则输出“0”码。输出的“1”、“0”只是表示信号相对于前一时刻的增减，不表示信号的绝对值。所以CVSD亦称M。1.1.2各测试点的波形TP1：在J1输入端输入一个300Hz3.4KHz的正弦波信号，若幅度过大，则被限幅电路限幅成方波了，因此信号波形幅度尽量小一些，即改变外部信号源的幅度大小。 TP2：增量调制编码电路的本地译码信号输出波形。其输出波形与
6、TP1相近似，但它的上升斜率和下降斜率不同。它是由一次积分电路输出波形TP5，再经过二次积分后输出波形到TP2中，因此测量点TP2的波形也称为二次积分波形。 TP3：增量调制编码电路的数字信号输出波形，工作频率为64KHz或32KHz或16KHz，它由J4来决定。 TP4：增量调制编码电路的工作时钟输入波形，工作频率为64KHz或32KHz或16KHz，它由J4来决定。 TP5：一次积分信号输出波形，它再经过二次积分网络后输出二次积分波形到TP2中，因此测量点TP2的波形也称为二次积分波形。TP6：一致脉冲信号输出波形，它随输入信号波形的变化而变化。它也是三连1，三连0的输出波形。1.1.3测
7、试波形1.1.3波形结果分析测量过程中波形失真较大，在实验指导书的指导下，可以看出大致符合结果要求。1.2测试CVSD21.2.1实验结构框图 图1.2.1 增量调制译码器实验框图 实验电路基本工作过程：由发端送来的编码数据信号通过同轴电缆加至本实验板的J1，把信号送到U1（MC34115）芯片的第13引脚，即接收数据输入端。本系统因为是译码电路，故送低电平至U1（MC34115）的第15引脚，使模拟输入运算放大器与移位寄存器断开，而数字输入运算放大器与移位寄存器接通，这样，接收数据信码经过数字输入运算放大器整形后送至移位寄存器，后面的工作过程与编码时相同，只是解调信号不再送回第2引脚（ANF
8、端），而是直接送入后面的积分网络中，再通过接收信道低通滤波电路滤去高频量化噪声，然后送出话音信号。虽然增量调制系统的话音质量不如脉冲编码调制PCM数字系统的音质，但是由于增量调制电路比较简单，能从较低的数码率进行编码，通常为1632kbit/s，在用于单路数字电话通信时，不需要收发端同步，故增量调制系统仍然广泛应用于数字话音通信系统中，如应用在传输数码率的军事，野外及保密数字电话方面，在军队系统中的数字卫星通信地面站设备中，其终端部分的话音的编码就是应用的这种大规模集成电路MC3417、MC3418的连续可变斜率增量调制方式。1.2.2各测量点的波形TP1：增量调制译码电路的数字信号输入波形，
9、工作频率为64KHz或32KHz或16KHz。TP2：增量调制译码电路的本地译码电路模拟信号输出波形，幅度可由R10调节。TP4：增量调制译码电路的工作时钟输入波形，工作效率为64KHz或32KHz或16KHz。1.2.3实验测试波形1.3测试HMC1.3.1实验结构框图1.3.1汉明码译码电路原理框图下面我们通过（7，4）分组码的例子来说明如何具体构造这种线性码。对于码组长度为n、信息码元为k位、监督码元为rnk位的分组码，常记作（n，k）码，如果满足2r1n，则有可能构造出纠正一位或一位以上错误的线性码。设分组码（n，k）中，k=4，为能纠正一位误码，要求r3。现取r3，则nkr7。我们用
10、a0ala2a3a4a5a6表示这7个码元，用S1、S2、S3表示由三个监督方程式计算得到的校正子，并假设三位S1、S2、S3校正子码组与误码位置的对应关系如表30-1所示。表30-1 （7，4）码校正子与误码位置S1S2S3误码位置S1S2S3误码位置001a0101a4010a1110a5100a2111a6011a3000无错由表可知，当误码位置在a2、a4、a5、a6时，校正子S11；否则S10。因此有S1a6a5a4a2，同理有S2a6a5a3a1和S3a6a4a3a0。在编码时a6、a5、a4、a3为信息码元，a2、a1、a0为监督码元。则监督码元可由以下监督方程唯一确定 即 （3
11、0-1）由上面方程可得到表30-2所示的16个许用码组。在接收端收到每个码组后，计算出S1、S2、S3，如果不全为0，则表示存在错误，可以由表1确定错误位置并予以纠正。1.3.2测量数据分析 汉明码编码试验中，当S1=1时，只有A1,A2，A6灯亮；当S2=1时，只有A1,A2，A5灯亮；汉明码传输实验中，S1=1时，只有B1，B2灯亮；当S2=1时，只有B1，B2，B5，B6灯亮；引入干扰S1=1时，只有B1B2B5B6灯亮，引入干扰S2=1时，只有A1A2A5灯亮。 经测试可知，一位误码可以无差错显示，当出现2个或者超过2个误码是，译码管指示灯与编码指示灯不一致。通过汉明码传输模块上的拔动
12、开关，可以使码组产生1个误码，译码指示发光二极管应与编码指示发光二极管一致，则表示该码能纠正1个错误；通过汉明码传输模块上的拔动开关，可以使码组产生2个或2个以上的误码，译码指示发光二极管应与编码指示发光二极管不一致，则表示错误码元已超过该码的纠错能力，译码电路将产生乱纠现象；根据不同的码组和误码的个数将各种实验情况设计成表格，验证汉明码的编码规则、译码电路的纠错能力。1.4测试CON1.4.1实验测试框图1.4.1卷积码编译码系统实验框图 卷积码，亦称连环码，它是一种非分组码，区别于前面的循环码线性分组码。分组码编码时，先将输入的信息序列分为长度为k个码元的段，然后按照一定的编码规则（由生成
13、矩阵或监督矩阵所决定），给含k个信息元的段附加上r长的监督元，于是生成n长（n=k+r）的码组。在编码时，各n长码组是分别编码，各码组之间没有约束关系，因此在译码时各码组是分别独立地进行。卷积编码则不同于此。卷积码编码器把k比特信息段编成n比特的码组，但所编的n长码组不仅同当前的K比特信息段有关联，而且还同前面的（N-1）个（N1，整数）信息段有关联。人们常称这N个信息段中的码元数目nN为该卷积码的约束长度。称N为码的约束长度，不同的是nN是以比特为单位的约束长度，而后者是以码组个数为单位的长度。为方便起见本实验称谓的约束长度是指N。一般来说，对于卷积码，k和n是较小的整数。常把卷积码记作（n、k、N）卷积码，它的编码效率为RC= k/ n。（2，1，6）指的是1个码元的信息，2个码元的码组，6个码组的约束长度。1.4.2信息码监督码波形1.4.2测量结果分析经过测试电路，若信道加入1个或2个误码，译码显示电路与信码显示电路一致，表示该码能纠错2个以下的错误；若加入3个或3个以上的误码，译码器显示电路与信码显示电路不一致，表示错误码元已超过该码纠错能力，译码电路将产生乱纠现象；若信道先加入3个或3个以上误码，再将误码数减至2个错误时，按下CLR复位信号，译码显示电路应与信码显示电路一致。1.5测试CYC1.5.1实验电路框图
