《TI公司DVI芯片TFP510详细解读(中文原创)》由会员分享，可在线阅读，更多相关《TI公司DVI芯片TFP510详细解读(中文原创)（8页珍藏版）》请在金锄头文库上搜索。
1、TFP510一综述：1. 封装：64-Pin TQFP2. 支持从VGA到UXGA的分辨率（25MHZ到165MHZ的像素速率）3. 通用图形控制器接口（可使TFP510与最普便使用的显卡进行无缝连接） 支持12位双沿和24位单沿输入模式。 可调1.1V1.8V以及标准3.3V的 CMOS输入信号电压。 支持单端和全差分输入时钟模式。4. 管脚与Sil164和Sil168兼容。二引脚封装及功能描述图：引脚封装图功能块图三引脚功能描述：名称 编号I/O功能描述 DATA23:12 3647输入24位像素总线的高12位在24位单沿输入模式下（BSELhigh）,此总线输入24位像素的高12位。在1
2、2位双沿输入模式下（BSELlow），这些引脚不用于像素输入。该模式下DATA23:16的状态被输入到I2C寄存器CFG。这能使图形控制器通过I2C接口读取8位用户配置数据。注意：输入时不用的引脚要接GND或VDDDATA11:0 5055,5863输入24位像素总线的低12位/12位像素总线输入在24位单沿输入模式下（BSELhigh），该总线输入24位像素的低12位。在12位双沿输入模式下（BSELlow），该总线在每一个时钟锁存沿（无论上升沿还是下降沿）输入1/2个像素（共12位）。DE 2输入数据使能端。在任一给定时钟周期中，DE信号决定发送器是编码像素数据还是控制数据。当DEhigh
3、，发送器编码DATA23:0的像素数据。当在消隐期（DElow），发送器编码HSYNC, VSYNC, and CTL3:1控制信号。DK3 6MDA/DK2 7MCL/DK1 8输入/输出此三输入端口支持3.3V CMOS信号电压，都含弱下拉电阻，故若不连接，默认为低电平。对此三个多功能端口的输入操作取决于ISEL（引脚13）输入的设置。当I2C总线禁用时（ISEL0），此三引脚为去歪斜输入，DK3：1用于调整像素数据DATA23：0相对于输入时钟IDCK的建立和保持时间。当I2C总线启用时（ISEL1），MDA和MCL为用于I2C接口连接用于DHCP的密钥EEPROM的开漏引脚。这种情况下
4、，MCL为内在时钟信号，MDA为内在数据信号。DK3不用于此模式，当用于EEPROM I2C接口时引脚7,8需要一个5k的电阻连接VDDHSYNC 4输入水平同步输入IDCK 56IDCK+ 57输入差分时钟输入。TFP510既支持单端也支持全差分时钟输入模式。 在单端时钟输入模式中，IDCK+（57引脚）应连接于单端时钟源，而且IDCK-（56引脚）应接地。 在差分时钟输入模式中，TFP510使用IDCK+和IDCK-信号的交叉点做为锁存输入数据（包括DATA23:0，DE， HSYNC，和VSYNC）的时间参考。差分时钟输入模式仅用于信号低摆幅模式中。VSYNC 5输入垂直同步输入BSEL
5、/SCL 15输入/输出输入总线选择/I2C时钟输入。该端口的使用取决于I2C接口是启用还是禁用。该端口只能接3.3V电压。当I2C禁用时（ISEL0），将该端口置于高电平会启用24位单沿输入模式，而若将该端口置于低电平则会启用12位双沿输入模式。当I2C启用时（ISEL1）,该引脚的功能是I2C的时钟输入。这种情况下，该引脚胡需要一个外部5k连VDD的上拉电阻的开漏输出。DSEL/SDA 14输入/输出DSEL/I2C数据。该端口的使用取决于I2C接口是启用还是禁用。该端口只能接3.3V电压。当I2C禁用时（ISEL0），该引脚和BSEL和VREF一起被用来选择单端或差分时钟模式。当I2C启
6、用时（ISEL1），该引脚为I2C的双向数据链。这种情况下，该引脚胡需要一个外部5k连VDD的上拉电阻的开漏输出。EDGE/HTPLG 9输入边沿选择/热插拨输入。该端口的使用取决于I2C接口是启用还是禁用。该端口只能接3.3V电压。当I2C禁用时（ISEL0），将该端口置于高电平，则在输入时钟IDCK+的上升沿进行锁存。而若将该端口置于低电平，则在输入时钟IDCK+的下降沿进行锁存。这种情况对于单端或是差分输入时钟模式都适用。当I2C启用时（ISEL1），这个引脚是用来监测热插拔检测信号，这种情况下该引脚需要串联一个1k的电阻。ISEL/RST 13输入I2C接口选择/I2C重置。若ISEL
7、为高电平，I2C接口被激活。若ISEL为低电平，I2C接口被禁用，芯片用配置引脚（BSEL, DSEL, EDGE, VREF）以及, DKEN引脚的状态来进行配置。若ISEL由低变高，则I2C状态机被重置，寄存器中的值变为默认值，并不是保存为重置之前的值，这一点要注意。MSEN 11输出监控感应/可配置输出。该端口的使用取决于I2C接口是启用还是禁用。该端口有一个开漏输出，只能接3.3V电压,同时需要一个外部5k接VDD的上拉电阻。当I2C禁用时（ISEL0），若该引脚为低电平，则表明在差分输出时监测到一个上电接收器，若该引脚为高电平，则表明没有监测到一个上电接收器。该功能仅用于直流耦合系统
8、。当I2C启用时（ISEL1），该输出可通过I2C接口配置。 10输入掉电（低电平有效）。在掉电状态下，仅数字I/O缓冲器和I2C接口保持有效。当I2C禁用时（ISEL0），若该引脚置于高电平，则选择了普通操作模式。若该引脚置于低电平，则切换到掉电模式。当I2C启用时（ISEL1），则通过I2C来选择掉电状态。这种情况下，引脚应接GND。注意：寄存器的默认值为低电平，所以当I2C先启用而且重置（清零）时设备会变为掉电模式。VREF 3输入输入参考电压。用来选择数字输入数据（DATA23:0，DE，HSYNC，VSYNC和 IDCK）的摆幅。对于高摆幅3.3V输入信号电平，VREF应接GND。对
9、于低摆幅输入信号电平，VREF应设为最高输入电压的一半。所需的VREF电压通常由一个简单的分压器电路导出。NC 49输入无连接要求，若连接时接高电平。RESERVED 34, 35输入这些引脚为预留引脚，普通操作模式下必须接GND。TFADJ 19输入全局调整。该引脚控制着DVI输出信号的电压摆幅。由接TVDD的上拉电阻RTFADJ的值决定。TX0+ 25TX0 24输出Channel-0 DVI差分输出对。TX0在数据全能期间传输8位蓝色像素数据，在消隐期传输HSYNC 和VSYNC信号。TX1+ 28TX1 27输出Channel-1 DVI差分输出对。TX1在数据全能期间传输8位绿肥色像
10、素数据，在消隐期传输HSYNC 和VSYNC信号。TX2+ 31TX2 30输出Channel-2 DVI差分输出对。TX2在数据全能期间传输8位红色像素数据，在消隐期传输HSYNC 和VSYNC信号。TXC+ 22TXC 21输出DVI差分输出时钟。DGND 16, 48, 64数字GNDDVDD 1, 12, 33数字电源，必须设为标准3.3VPGND 17锁相环GNDPVDD 18锁相环电源，必须设为标准3.3VTGND 20, 26, 32发射器差分输出驱动GNDTVDD 23, 29发射器差分输出驱动电源，必须设为标准3.3V四电气参数要求：1、理想情况下最大值：电源范围DVDD,
11、PVDD, TVDD 0.5 V 到4 V输入电压,逻辑/模拟信号 0.5 V到4 VDVI单端终端电阻r(T) 0 到开路外部TFADJ阻值r(TFADJ) 300 到开路2. 所规定的操作条件 下表为所规定的操作条件参数名称附加条件最小 正常操作情下 最大 单位电源 VDD (DVDD, PVDD, TVDD) 3 3.3 3.6V输入参考电压VREF低摆幅模式最大低电平输 0.55 入电压的一半 0.9 V高摆幅模式 DVDDDVI终端电源AVDD在DVI接收器3.14 3.3 3.46VDVI单端终端电阻r（T）在DVI接收器45 50 55用于DVI电压摆动的 TFADJ 电阻 r(TFADJ)400 mV V(SWING) 600 mV505 510 5153.理想条件下的电气参数：3.1：直流特性：参数测试条件最小 典型 最大单位VIH 输入电压高电平（CMOS输入）VREFDVDD0.7VDDV0.55 V VREF 0.9 VVREF + 0.2VIL 输入电压低电平（CMOS输入）VREF = DVDD 0.3 VDDV0.55 V VREF 0.9 VVREF 0.2VOH 数字输出电压高电平（开漏输出）VDD = 3 VIOH = 20 A2.4V
