《实验45 验证性实验》由会员分享，可在线阅读，更多相关《实验45 验证性实验（3页珍藏版）》请在金锄头文库上搜索。
1、实验 45 验证性实验计数器逻辑功能测试一实验目的1验证用触发器构成的计数器计数原理；2掌握测试中规模集成计数器功能的方法；3. 学习和掌握用中规模集成计数器接成任意进制计数器的方法； 二实验原理RdCP00LRdC11DFF0QoCP1LTQRdC1IDFF1Q1CP2RdC11DFF2Q2CP3RdAci1DFF3Q3图 45-1 4 位二进制异步递增加法计数器计数器种类很多，有同步计数器和异步计数器两大类。计数器中所触发器状态的变化都 在同一时钟操作下同时发生的称为同步计数器，而在异步计数器中，触发器状态的变化则不 是同时发生的。根据计数制的不同，又分为二进制计数器，十进制计数器和任意进
2、制计数器。 根据对脉冲个数进行增减运算的作用，又分为递增加法、递减减法计数器和可逆计数器。还 有可预置数和可编程序功能计数器等。目前，不管是TTL还是CMOS集成电路，都有品种 较齐全的中规模集成计数器。1. 用D触发器构成的异步二进制加/减计数器用 4 只 D 触发器按图 45-1 所示连接起来可构成 4 位二进制异步加法计数器。由图知， 每只D触发器是接成T触发器的形式，时钟脉冲只作用在第一个D触发器FF0的CP输入 端，每输入一个计数脉冲，FF0就翻转一次。由于D触发器是上升沿触发，当Q0由1变0、 J由0变1时，FF翻转；当Q1由1变0、Q由0变1时，FF2翻转，依此类推，可分析 出0
3、本电路是一个 4 位二进制加法计数器。由于 4 个 D 触发器不是同时工作，所以是异步计 数器。分析其工作过程，可得出其状态图和时序图如图45-2和图45-3所示。若将图45-1所示稍加改动，断开q与下一级CP的连接（仍保留Q端与本级1D端的相 连， ）， 将低位触发器的 Q 端与高一位的 CP 端相连接， 即构成了一个 4 位二进制减法计数 器， 工作原理读者自行分析。2中规模十进制计数器CD40192 是专用的集成同步十进制可逆计数器，双时钟输入，具有清零和置数等功能其引脚排列及逻辑符号如图45-4所示，读数时要注意的是，Q3和D3是最高位。图45-4中CD40192各引脚功能介绍如下：L
4、D非同步（亦称异步）置数端CPU 加计数端cpd一减计数端CO一非同步进位输出端BO 一非同步借位输出端CR清除端d3、d2、D、D0计数器预置数输入端Q3、q2、Q、q0数据输出端CD40192（同 74LS192，二者可互换使用）的功能如表45-1所示，说明如下:输入输出CRLDCPCPDDDDq3Q,Q,Q01XU XDX3X2 X1 X0X0010000XXdcbadcba01T1XXXX加计数011TXXXX减计数表45-1 CD40192功能表当清除端 CR 为高电 平“1”时，计数器直接清零 这种清零与 CP 脉冲无关 的方式称为异步清零；CR 置低电平则执行其它功能。当CR为低
5、电平，置数端LD也为低电平时，数据直接从置数端D。、D、D2、D3置入 计数器。当CR为低电平，LD为高电平时，执行计数功能。进行递增加计数时，减计数端CPD 接“1”，计数脉冲由加计数端CPU输入；在计数脉冲上升沿进行8421码十进制加法计数。执 行递减减计数时，加计数端CPU接“1”，计数脉冲由减计数端CPD输入，表45-2所示为8421 码十进制加、减计数器的状态转换表。进位C。、借位BO与脉冲的关系详见本实验附录。3计数器的级联使用如果要计算超过10位的数字，必须使用两个以上十进制计数器级联实现，连接方式是 利用同步计数器的进位Co （或借位BO）端，借助进位或借位信号驱动下一级计数器
6、。图45-5所示的电路是由两个十进制计数器组成的100进制计数器， 100以内的任意进 制计数器均可在图中适当连接实现。三实验设备与器件1+5V 直流电源2双踪示波器3单次和连续脉冲源4逻辑电平开关5逻辑电平显示器6译码显示器7. 74LS74x2（CD4013）（见实验 44）； CD40192x3（74LS192）（见图 45-4）四实验预习1. 复习计数器原理，绘出各实验内容的逻辑电路图和实际接线图。2. 拟出各实验内容所需的测试记录表格、状态图。3. 熟悉实验所用集成块的引脚排列和功能。4. 电路仿真D触发器构成4位二进制加法计数器，仿真电路如图45-6所示，原理与图45-1所示相同。
7、计数脉冲由函数信号发生器给出，计数输出由Q、Q2、Q3、Q4这4个指示器表示。5 SJUc q1函数信号发生器SD1D14013BD 5/CP1 U1ACD1O1O15SD1D1O1CP1CD1U1B344013BD 5V1SD1O1D1O1CP1U2A4013RD 5V6534SD1O1D1O1CP1CD1U2B534013BD 5V才图 45-6 4 位二进制异步加法计数器仿真电路五实验内容与步骤1. 用CD40192实现6进制计数器（用复位清0法实现）2. 利用CD40192或74LS192设计一个29进制计数器. 六实验报告要求1. （1）画出实验线路图（2）记录并整理实验现象、实验数据及实验所得的结果（3）对实验结果进行分析。2. 总结使用集成计数器的体会。
