《上海大学八位串行密码锁的设计》由会员分享，可在线阅读，更多相关《上海大学八位串行密码锁的设计（6页珍藏版）》请在金锄头文库上搜索。
1、-电子技术课程设计报告八位串行密码锁的设计大学机自学院自动化系电气工程及其自动化专业:*:指导教师:徐美华2021年6月26日一、设计目的与要求电子密码锁是一种通过密码输入来控制电路或是芯片工作，从而到达控制开关闭和，完成开锁、闭锁任务的电子产品。电子密码锁的性能与平安性已经大超过了机械锁。主要特点如下：1、 性好，编码量多，远远大于弹子锁，随即开锁成功率几乎为零。2、 密码可变，可以防止密码被盗。3、 误码输入保护，屡次错误后，可自行报警。4、 操作简单，一学即会。5、 干扰码功能，在正确密码前可以输入任意码。6、 安保功能。7、 等等本次课程设计的目标要：设计电子锁，满足：1、 开锁密码为
2、八位串行二进制码。2、 开锁输入码与设定密码一致时，锁被翻开；不一致时，报警。3、 设置复位开关，所有的时间数据用数码管显示出来。二、设计框图由密码锁的总体要求可以得到如下的设计框图：单稳态触发器移位存放器比较电路计数电路计时电路多谐振荡器开锁报警 1. 单稳态触发器由555定时器组成，可以产生暂稳态脉冲，通过开关的闭合可以得到我们所需要的脉冲。 2. 用由74LS164组成的移位存放器向电路串行输入密码。 3. 用由两片74LS85构成的比较器来预置和比较密码。 4. 用由74LS192组成的计数器来记录已输入密码的个数。 5. 多谐振荡器由555定时器组成，用来实现周期为1S的脉冲信号，配
3、合计时。 6. 用由两片74LS192组成的减法计时器来限制输入密码的时间。三、所用各器件及其原理1、555定时器定时器555是一种多功能集成电路，只要在外部接上几个电阻电容，就可以组成施密特触发器、单稳态触发器和多谐振荡器。定时器555部构造框图、符号图和功能表如下。555定时器有二个比较器C1和C2，有一个RS触发器，R和S高电平有效。三极管VT1对清零起跟随作用，起缓冲作用。三极管VT2是放电管，将对外电路的元件提供放电通路。比较器的输入端有一个由三个5kW电阻组成的分压器，由此可以获得 和 两个分压值，一般称为阈值。555定时器的1脚是接地端GND，2脚是低触发端TL，3脚是输出端OU
4、T，4脚是去除端Rd，5脚是电压控制端CV，6脚是高触发端TH，7脚是放电端DIS，8脚是电源端VCC。2、移位存放器74LS164移位存放器除了具有存放数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把存放器中的数依次向右或向左移。它是一个同步时序逻辑电路,根据移位方向，常把它分成左移存放器、右移存放器 和 双向移位存放器三种；根据移位数据的输入输出方式，又可将它分为串行输入串行输出、串行输入并行输出、并行输入串行输出和并行输入并行输出四种电路构造74LS164是8位串入并出的移位存放器，其部构造与引脚排列如图。74LS164由8个具有异步去除端的SR触发器组成，具有时钟端CP、去除端
5、、串行输入端A和B、8个输出端。从其功能表可以看出，只要端输入低电平，移存器无条件清 0。只有当端接高电平，CP上升沿到达时，电路才可能按AB设置的方式执行移位或置数操作：AB=11时，AB=01或AB=10时移入0。3、 数据比较器74LS85在一些数字系统当中经常要求比较两个数值的大小。为完成这一功能所设计的各种逻辑电路统称为数值比较器。例如，A.B是两个4位二进制数A3A2A1A0和B3B2B1B0,进展比较的话，应该首先比较高位的A3和B3，如果A3B3,则不管其他几位数码各为何值，肯定AB反之，假设A3B3，则不管其他几位数码为何值，肯定AB。如果A3B3，必要通过比较下一位数A2和
6、B2的大小来判断A和B的大小了。依此类推，肯定能比较出结果来。74LS85是集成4位比较器，它还有级联输入端，通过级联输入端可以连接成8位、16位或更高位数的比较器。由其功能表可以看出，该比较器判断顺序为从高位到低位，假设它们都相等，就判断级联信号。4、 计数器74LS19274LS192是十进制同步加减法计数器，采用8421BCD码编码，具有直接清零、异步清零功能。由功能表可以看出，当 =1，CR=0，CPD=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的根底上进展加法计数，当计到91001时， 端输出进位下降沿跳变脉冲；当 =1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端，则
7、计数器在预置数的根底上进展减法计数，当计到00000时， 端输出借位下降沿跳变脉冲。四、各单元电路的设计与调试1、单稳态触发器模块1单稳态触发器有几个重要特点，分别是：1.有稳态跟暂稳态两个工作状态。2.能在脉冲作用下，从稳态翻转到暂稳态，并维持一点时间后自动返回稳态。3.暂稳态的时间与脉冲无关，取决于电路本身。上图为一个单稳态触发器，开关每闭合一次，即可产生脉冲，即可通过开关的闭合来产生所需的脉冲。2、移位存放器模块2由74LS164组成的移位存放器，其端接在模块1单稳态触发器的输出端口处，通过选择开关S1，S2的接通情况和脉冲信号触发到达向电路输入密码的功能。在本设计中可如以下图：3、计数
8、器模块3由74LS192组成的加法计数器，ABCD四个输入端均接地，表示预置0000；CLR通过开关控制清零，即每次A闭合都会置零。脉冲端UP接到单脉冲触发器的输出端，开关space的每闭合一次产生的脉冲令数码管显示数值加1。如以下图所示：4、数据比较器模块4由两个74LS85芯片组成的8位数据比较器，对于总体电路来说这是一个译码电路，U3的B0.B1.B2.B3接口接低电平，端口AB.AB.AB也分别接在U2的端口AB.AB.AB上。U2的AB.B0.B1三个端口接高电平，端口AB. AB.B2.B3接低电平，即初始设定的密码是0000 0011，U2.U3的输入端口A0.A1.A2.A3分
9、别接移位存放器的8个输出端口，当输入的密码与设定的初始密码一致时，U3的输出端口AB输出高电平，可接到开锁电路和报警电路。5、减时计时器模块5由两个74LS192组成的减法计数器， 接多谐振荡器的输出接口，置数端通过三个或门接到计数器的四个输出端，预置数为N=001100008421BCD=3010,即预置时间为30秒，当接通时，初始值为30秒。当低位计数器的借位输出端 输出借位脉冲时，高位计数器才进展减法计数。当计数到高、低位计数器都为零时，高位计数器输出端 输出借位脉冲，接到报警电路。6、多谐振荡器模块6由555定时器可组成多谐振荡器，如以下图所示：因为接了二极管，且R3=R4，则T=C3
10、In2R,所以T=1s。7、开锁及报警显示模块7此模块主要是对之前的模块输出信号的处理，可通过简单逻辑门与输出器来实现。具体的电路如以下图：U3接的是比较器的输出端，U5接的是计数器的输出端，U17A接的是计时器的输出端。根据逻辑门的关系可以得到上下电平，从而实现开锁与报警功能。五、总逻辑图六、小结这次的课程设计，不仅是我能够巩本很模糊的知识点，也让我明白，设计性课题的独特之处，设计性课题更加的具有自主性，开放性，不限于一个答案，更加地能够激发兴趣。在仿真中也出现了不少问题，使用的是Multisim12.0版本的仿真软件，因为在平时的教学之中并没有相关软件的介绍，所以在刚开场使用时不是很适应，但是因为使用的器件都是很常见的，所以也是很快能够找全。在这次的设计之中，参考了很多的相关资料，也明白了不仅可以通过这些器件来实现，也可以通过单片机编程来实现，可见在未来的行业之中，自动化与计算机行业将密不可分，而这些多元化、多方面的设计也将更多的走近我们的生活。通过这次的课程设计，也很好的综合应用了之前的模电、数电的相关知识，能够更加的整体化，促进综合应用。. z.
