《外延抑制自掺杂技术简介》由会员分享，可在线阅读，更多相关《外延抑制自掺杂技术简介（6页珍藏版）》请在金锄头文库上搜索。
1、毕业论文简介外延抑制自掺杂技术研究应用物理2班 08510233伏瑜 指导老师：王青 （教授） 杜金生 （工程师）摘要外延层杂质浓度是影响电学性能的重要参数，外延掺杂存在有意识掺杂和无意识掺杂（即自掺杂）， 自掺杂影响外延生长。自掺杂降低了衬底/外延界面过渡区的陡峭程度，同时也增加了外延淀积过程中的本 底浓度。不但对外延层的电阻率控制带来相当大的困难，使外延层界面处杂质分布梯度变缓，外延层有效 厚度减薄，PN结击穿电压的显著降低，晶体管的大电流特性变坏，特别不利于要求薄而界面处杂质分布陡 的外延层的微波器件的制造。而且一些有害杂质的存在，还会使噪声增加等。本文对外延淀积过程中自掺杂的产生进行了
2、分析，提出了在外延淀积过程中可以通过改变压力、温度、 及采用HCl腐蚀抛光技术、背封技术、H2烘烤赶气技术、二步外延技术等方法来解决外延自掺杂，从而改 善器件的特性参数。关键词：外延淀积 自掺杂AbstractThe impurity concentration is a key parameter which has an effect on the electrical performance of the device in the epitaxy, the doping of epitaxy exists conscious and unconscious doping （i.e, s
3、elf-doping）, the growth of epitaxy is influenced by self-doping. Since the self-doping reduced the steep degree of substrate and the epitaxy interface of transition region, also increased background concentration in the process of the extension. It makes the control of the epitaxy,s resistivity diff
4、icult, the epitaxy of the interface between layer impurities distribution gradient slow, the epitaxy of effective thickness thin, the breakdown voltage of PN junction significantly reduce, and the current characteristics of transistor change bad, especially to the disadvantage of manufacturing micro
5、wave devices ,which were required thin and the distribution of the impurities were steep in the interface. And the existence of some harmful impurities, still can make noise up, etc.This paper analised the generation of self-doping during the epitaxial deposition , some techniques such as altering p
6、ress, temperature，HCl rot, back-seal, H2 expel，and two-step epitaxy, are proposed to improve the electrical charateristics of the device by reducing self-doping effect during epitaxial deposition.Key words: Epitaxy; Deposition;Self-doping;第一章 外延技术概述1、概念 所谓外延就是在一定的条件下，在单晶衬底上，沿原来的结晶方向生长一层导电类型、电阻率、厚度和晶
7、格结构、完整性等都符合要求的新单晶层的工艺过程。生长的单晶层称为 外延层（如图1-1）。图1-1硅外延层2、工艺知识目前制备半导体单晶外延层的最主要方法是化学气相淀积法(Chemical Vapor Deposition, CVD)。所谓化学气相淀积，就是利用气态物质在固体表面上进行化学反应，生 成固态淀积物的过程。其主要的反应式为：SiHxCly + XH2 = Si + yHCl图1-2 PER061桶式感应加热外延炉外形图1-3 ASM-E2单片红外加热外延炉外形第二章掺杂存在的问题及解决方法1、掺杂掺杂指在生长外延层的同时引入n型或p型杂质。外延掺杂中存在有意识掺杂和无意识 掺杂，主要
8、的有意识掺杂是指在外延层上有意进行的掺杂，通过掺杂，使外延层的电阻率达 到一定的值。无意识掺杂是衬底表面的固态扩散和气相中的自掺杂，是外延工艺中不希望存 在的掺杂。2、自掺杂存在的问题自掺杂的存在降低了衬底/外延界面过渡区的陡峭程度，同时也增加了外延淀积过程中 的本底浓度。不但对外延层的电阻率控制带来相当大的困难，使外延层界面处杂质分布梯度 变缓，外延层有效厚度减薄，PN结击穿电压的显著降低，晶体管的大电流特性变坏，特别 不利于要求薄而界面处杂质分布陡的外延层的微波器件的制造。而且一些有害杂质的存在, 还会使噪声增加等。3、解决方法 a.选取衬底杂质b.高温处理衬底c.低压外延d.低温外延e.
9、 HCl腐蚀抛光f.背封 g.二步外延h. H2烘烤赶气第三章外延抑制自掺杂技术试验研究1、低压外延技术低压环境改变了反应室中的气体流动，使源气体分子占主导地位，比较复杂的气流环境 变得简单，原来的紊乱气流变成层流气流。同时，气体的分子密度变稀，分子的平均自由能 增大，杂质的扩散速度加快，因而由衬底逸出的杂质能快速地穿过边界层被主气流排除出反 应室，使得这些杂质重新进入外延层的机会大大减少。图3-1压力与电阻率的关系由图3-1可知，随着压力的降低，自掺杂减小，参与导电的离子减少，电导率降低，电 阻率升高。所以，低压能明显抑制自掺杂现象。2、低温外延技术当温度降低时，可以有效地降低高温产生的杂质
10、扩散，从而减小了自掺杂对外延层杂质 浓度分布的影响，因而可以得到比较陡峭的杂质分布。0.-S0.76图3-2温度与电阻率的关系由图3-2可知，温度越高，电阻率越低，均匀性越差，存在的自掺杂现象就越严重。随 着温度的逐步降低，电阻率的值和均匀性得到了很好的改善，自掺杂现象明显减小。3、HCl腐蚀抛光技术HCl气相腐蚀抛光技术是去除外延沾污和缺陷的重要手段之一，在高温下通过HC1与 硅发生化学反应，把硅片表面剥去一层，既可去除沾污和损伤层，又能去除去尺寸较小的合 金点，给外延生长提供一个洁净、无损的表面。实验发现,HC1气相抛光因降低表面杂质浓 度对抑制某些杂质的自掺杂有明显的效果。图3-3 HC
11、l抛光对外延层电阻率的影响经HC1处理后的硅片，电阻率上升，均匀性也很好，自掺杂明显降低。4、背封技术采用石墨基坐的包硅自封闭工艺可以有效的防止衬底AS原子的自掺杂效应。表3.1采用背封技术后厚度和电阻率的均值第一片第二片第三片第四片第五片厚度(um)5.755.735.765.745.72电阻率(Q/m )4.584.624.594.564.55从表3.1可以看出，厚度均值最大值与最小值之间只差了 0.04，偏差为仅0.35%。电 阻率均值的最大值与最小值之间差了 0.07，偏差为0.77%。由此可以看出，背封技术很好 的抑制了自掺杂效应，使厚度和电阻率的均匀性得到很好的改善。经以上实验及生
12、产实践证实，低压外延、低温外延、HC1腐蚀抛光、背封等技术是抑制 自掺杂的有效方法，宜于在生产中推广使用。参考文献1 Michle Quirk, Julian Serda,半导体制造技术M,韩郑生等译，北京：电子工业出版社，33,822 阙端麟主编，陈修治副主编，硅材料科学与技术M,浙江：浙江大学出版社，280-282, 289-2913 Epsilon One System Version 4.0 Software User ManualM,1T64 电子工业生产技术手册编委会编电子工业生产手册(7), 1991, 69-1265 第十四届半导体集成电路、硅材料学术年会(下)论文集C6 李智
13、囊，侯宇，外延淀积过程中的自掺杂抑制J,微电子学，2003(2)： 68-707 王向武，陆春一，减小硅外延自掺杂影响的改进的二步外延法J,固体电子学研究与进展，1995 (3)：299-3018 李智囊，李文等，多层硅外延技术研究J,微电子学，2011, 59-619 王永珍，金长春等，生长温度、过冷度对InAsPSb外延层表面形貌影响的研究J发光学报，1996 (1)： 22-2510 张国仁，孙伯祥.有埋层图形外延片表面HCL腐蚀量的控制J,微电子技术，1995, 23 (4)： 31-3211 王向武，陆春一，田光炎，减少硅外延自掺杂的一种新方法J,半导体技术，1992 (4)： 57-5812 黄文韬，用于SiGe HBT器件的UHV/CVDn型外延研究D,半导体学报J,2000 (25)： 30-32
