《2023年计算机组成原理机考试题库》由会员分享，可在线阅读，更多相关《2023年计算机组成原理机考试题库（36页珍藏版）》请在金锄头文库上搜索。
1、试卷1 通用寄存器考试（本题需要搭接线）题目：分别向CX，DX写入两个数，并读出一、考试原理考试中所用的通用寄存器数据通路如下图所示。由四片8位字长的74LS574组成CX（R1 R0）、DX（R3 R2）通用寄存器组。图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通选择。RXW为寄存器数据写入使能，OP、DI为目的寄存器选择。DRCK信号为寄存器写脉冲，下降沿有效。准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。 图2-3-3通用寄存器数据通路二、考试内容1. 考试连线连线信号孔接入孔作用有效电平1DRCKCLOCK单元手动考试状态的时钟来源下降
2、沿打入2WK6(M6)总线字长：1=16位字操作，0=8位字节操作3X2K10(M10)源部件定义译码端X2三八译码八中选一4X1K9(M9)源部件定义译码端X15X0K8(M8)源部件定义译码端X06SIK19(M19)源寄存器编址：1=CX，0=DX，定义到M197XPK7(M7)源寄存器奇偶位：1=偶寻址，0=奇寻址8RXWK18(M18)寄存器写使能，本例定义到M18位高电平有效9DIK17(K17)目的寄存器编址：1=CX，0=DX，定义到M1710OPK16(M16)目的寄存器奇偶位：1=偶寻址，0=奇寻址 2. 寄存器的读写操作 目的通路当RXW=1时，由DI、OP编码产生目的寄
3、存器地址，详见下表。 表2.3.5 通用寄存器“手动搭接”目的编码目的使能通用寄存器目的编址功能说明RXWDIOPWDRCK1111CX字写1110CL(R0)偶字节写110XCH(R1)奇字节写1011DX字写1010DL(R2)偶字节写100XDH(R2)奇字节写 表2.3.6 源与目的寻址编码表总线源编码在线态目的编码M10M9M8功能M19M18M17功能X2X1X0O2O1O0000严禁000严禁001ALU001MAR010SP010BX011IOR011AX100MRD100SP101XRD101IOW110RRD110XWR111PC111RWR CX、DX寄存器的写入通过“I
4、/O输入输出单元”向CX、DX分别置数1122h、3344h，操作环节如下： 源通路当X2 X1 X0=1 1 0时，由SI、XP编码产生源寄存器，详见下表。 表2.3.7 通用寄存器“手动搭接”源编码源使能通用寄存器源编址功能说明X2X1X0SIXPW110111CX字读110CL(R0)偶字节读10XCH(R1)奇字节读011DX字读010DL(R2)偶字节读00XDH(R2)奇字节读 CX、DX寄存器的读出关闭CX、DX写使能，令RXW(K18)=0，按下流程分别读CX、DX。三、评分标准1、“手动+在线”环境设立对的20分2、AX、BX、CX、DX每个数据对的各20分试卷二 运算器（调
5、试）题目：把两个数分别送AX和BX，然后对AX和BX进行加减操作一、考试规定完毕算术运算考试，熟悉ALU运算控制位的运用。二、考试原理考试中所用的运算器数据通路如图2-3-1所示。ALU运算器由CPLD描述。运算器的输出通过2片74LS245三态门与数据总线相连，2个运算寄存器AX、BX的数据输入端分别由4个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。图2-3-1运算器数据通路图2-3-1中，AXW、BXW在“搭接态”由考试连接相应的二进制开关控制，“1”有效，通过【单拍】按钮产生的负脉冲把总
6、线上的数据打入，实现AXW、BXW写入操作。三、运算器功能编码表2.3.1 ALU运算器编码表算术运算逻辑运算M15M13M12M11功能M15M13M12M11功能MS2S1S0MS2S1S01000RR0000A1001RL0001A+11010AB0010A&B1011A+B0011A#B1100RRC0100A=01101RLC0101A-11110ABC0110/A1111A+B+C0111B四、考试连线K23K0置“0”，灭M23M0控位显示灯。然后按下表规定“搭接”部件控制电路。连线信号孔接入孔作用有效电平1DRCKCLOCK单元手动考试状态的时钟来源下降沿打入2WK6(M6)总
7、线字长：1=16位字操作，0=8位字节操作3XPK7(M7)源部件奇偶标志：1=偶寻址，0=奇寻址4X2K10(M10)源部件定义译码端X2三八译码八中选一5X1K9(M9)源部件定义译码端X16X0K8(M8)源部件定义译码端X07MK15(M15)运算控制位：1=算术运算，0=逻辑运算8S2K13(M13)运算状态位S29S1K12(M12)运算状态位S110S0K11(M11)运算状态位S011OPK16(M16)目的部件奇偶标志：1=偶寻址，0=奇寻址12AXWK17(M17)AX运算寄存器写使能，本例定义到M17位高电平有效13BXWK18(M18)BX运算寄存器写使能，本例定义到M
8、18位高电平有效五、算术运算1. 字算术运算(1) 字写操作通过I/O单元“S15S0”开关向累加器AX和暂存器BX置数，操作环节如下：(2) 字读操作关闭AX、BX写使能，按下流程分别读AX、BX。(3) 字加法与减法运算令M S2 S1 S0（K15 K13 K12 K11=1011），FUN及总线单元显示AXBX的结果。令M S2 S1 S0（K15 K13 K12 K11=1010），FUN及总线单元显示AXBX的结果。六、评分标准1、连线对的20分2、设立在”手动”+”搭接”对的 20分2、结果对的60分试卷3 存储器读写考试（本题需要搭接线）题目：根据表2.3.8完毕对存储器的读写
9、操作一、考试规定按照考试环节完毕考试项目，掌握存储部件在原理计算机中的运用。 二、考试原理存储器是计算机的存储部件，用于存放程序和数据。存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。本系统从提高存储器存储信息效率的角度设计数据通路，按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段等，由此派生了数据总线（DBUS）、指令总线（IBUS）、微总线（mBUS）等与现代计算机设计规范相吻合的考试环境。考试所用的存储器电路原理如图2-3-10所示，该存储器组织由二片6116构成具有奇偶概念的十六位信息存储体系，该存
10、储体系AddBus由PC指针和AR指针分时提供，E/M控位为“0”时选通PC，反之选通AR。该存储体系可随机定义总线宽度，动态变更总线结构，把我们的教学考试提高到能与现代计算机设计规范相匹配与接轨的层面。 图2-3-10 存储器数据通路三、存储器分类与寻址1. 存储器组织分类表本系统主存储器由两个部分组成，详见下表： 分类存储容量寻址范围程序段2K07FFh数据段2K07FFh 2. 程数存储器源与目的寻址 表2.3.8 程序段与数据段源寻址程序段与数据段目的寻址源使能源编址注释目的编址注释X2X1X0E/MWA0MWRE/MWA0100010程序段字读1010程序段字写00程序段偶读00程序
11、段偶写X1程序段奇读X1程序段奇写110数据段字读110数据段字写00数据段偶读00数据段偶写X1数据段奇读X1数据段奇写注：在【单拍】按钮下降沿写入 四、考试内容1. 考试连线 连线信号孔接入孔作用有效电平1DRCKCLOCK单元手动考试状态的时钟来源下降沿打入2WK6(M6)总线字长：1=16位字操作，0=8位字节操作3XPK7(M7)源部件奇偶标志：1=偶寻址，0=奇寻址4X2K10(M10)源部件定义译码端X2三八译码八中选一5X1K9(M9)源部件定义译码端X16X0K8(M8)源部件定义译码端X07E/MK23(M23)存储器地址段定义：1=AR指针，0=PC指针8MWRK21(M
12、21)存储器写使能：1=存储器写9LDARK17(M17)AR地址寄存器写使能高电平有效10LDPCK22(M22)PC装载与PC+1 高电平有效2. 存储器数据段读写操作(1) 数据段写操作（字）在进行数据存储器字操作时，地址线A0必须为0（偶地址）。向数据段的00000005h存储单元写入11 22 33 44 55 66一串数据，以0000h地址单元写入数据1122h为例表述操作流程。按照上述操作流程完毕00020005h单元分别写入33 44 55 66的操作。 (2) 数据段读操作（字）依次读出数据段00005h单元的内容，这里以0000h地址单元读出为例阐述操作流程。执行上述流程总线单元应显示1122h，若对的可按上述流程读出00020005h单元的内容。 3. 存储器程序段读写操作(1) 程序段字节写操作 计算机规范的取指操作均以字节为单位。所以本考试以字节操
