《主板上的高速总线》由会员分享，可在线阅读，更多相关《主板上的高速总线（6页珍藏版）》请在金锄头文库上搜索。
1、神经系统是智力与行动力的连接纽带，如果没有它，我们将无法完成任何事情，即便你有再高的智商。计算机是人类的机械仿真，它同样 具有大脑一一CPU、视觉一显卡、听觉一声卡、行动力一一各类外部设备，自然，计算机也应该具有和人一样的神经系统，否则各个部件 间无法完成交流，它便是我们通常所说的总线。在人体中，神经脉络无处不在，计算机中，总线也无处不在一一微处理器与北桥通过前端总线连接、北桥与内存模块通过内存总线连接、 北桥与显卡通过AGP总线连接、北桥与南桥通过南北桥总线连接、南桥与扩展卡通过PCI总线连接、南桥与存储设备通过IDE总线连接 还有外部设备的并/串口、 USB、 IEEE1394 总线，计算
2、机中的总线也是名目繁多、不过功能都是大同小异。根据不同的需要，计算机总线的速 度有所差别，但高速无疑是计算机发展的趋势，总线同样朝着这个方向发展。时下，高速总线方兴未艾，传统的低速总线纷纷遭到淘汰的命运； 这样的变革发生在计算机的所有总线领域，它标志着PC将进入一个全新的时代PCI Express、HyperTransport、Hub-Link(Intel)、V-Link(VIA)、 MuTIOL(SiS)等高速总线技术便在这样的背景下纷纷来临，经过这几年的发展，这些高速总线开始投入实用或即将投入实用，PC的神经系统 由此得以大大强化！本文对现在已经展开广泛应用的总线技术作一个简单总结，而新一
3、代的I/O总线互连技术PCI Express及一些局部总线则不在此次讨论范 围之内。一、 HyperTransport ， AMD64 架构的中枢HyperTransport是AMD所倡导的高速总线标准，这项技术原名为LDT (Lighting Data Transport，意即闪电数据传输)，早在1999年就开始 设计并于2001年得到成功推广。与PCI Express、PCI-X不同，HyperTransport并不是作为连接设备的系统总线，它是一种定位于芯片互连的 高速总线，比如说两枚处理器构建SMP系统、微处理器与芯片组、芯片组的南桥与北桥、高性能服务器内部，等等。基本的HyperTr
4、ansport总线采用两条点对点的单双工数据传输线路(一条为输入、一条为输出)，它的物理频率只有400MHz,考虑DDR 双向触发技术的效果，其数据传输频率相当于800MHz，换句话说数据传输速率为100MB/s但这只是一根传输线，如果使用8根传输线(8 位)， HyperTransport 可达到 800MB/s 的数据带宽， nVIDIA nForce、 nForce 2和 nForce 3 Pro 等数款芯片组都是采用这种总线！如果是 16 根传 输线，HyperTransport便可提供1.6GB/S的数据传输带宽，这个数字似乎毫不惊人！但现在AMD将它的物理频率提升到800MHz，这
5、样8位总 线便可提供1.6GB/S的数据带宽，16位总线则拥有3.2GB/S的高带宽，与PCI Express相比显得毫不逊色。我们知道，现有PC基于32位架构，各类数据都必须以32位为一个基本单位进行传输或处理；当使用16位总线时，它可以将32位数据分成两批传送然后组装；如果使用 8位总线则分成4批次组装，在系统看来，数据仍是以32位为单位传送的，可以直接调用。虽然推出时间早，但 HyperTransport 并未给人们留下深刻的印象，大家多半是在 nVIDIA 的 nForce/nForce2 芯片组中才对它有些了解。事 实上，HyperTransport在路由器、交换机等芯片互联中也颇有
6、建树，Cisco自身就是HyperTransport推广联盟的重要成员之一。HyperTransport 的意义不仅于此，回溯开发之初，我们不难发现HyperTransport总线其实是与AMD的64位处理平台配套使用的，只是后来总线先出马、处 理器延后罢了。目前在基于AMD8000芯片组的AMD64平台中（AMD将混乱的X86-64、Hammer等说法统一成AMD64标识），HyperTransport 是以中枢主干的姿态出现的：Opteron/Athlon 64处理器通过HyperTransport与AGP 3.0控制器（AMD 8151芯片，8/16位总线，1.6/6.4GB/S） 连接
7、，AGP 3.0控制器也是通过HyperTransport与南桥（AMD 8111 I/O Hub芯片，8位总线，800MB/S）和PCI-X控制器（AMD 8131芯片，8 位/16位总线，3.2/6.4GB/S）两枚芯片相连。不难发现，在AMD64架构中，HyperTransport是系统的中枢，这种异常简单、直接的架构对发挥64位平台的高性能有一定帮助， HyperTransport的确可以让AMD64发挥出最优效能！大家也许会问，为何AMD不采用时髦的PCI Express连接南北桥呢？答案很简单，AMD 将被迫在HyperTransport与PCI Express间作转换、画蛇添足，
8、性能反而会降低！当然，未来的扩展设备都是以PCI Express的形态出现，解决 这个问题也很简单,AMD只需要在芯片组中增加一个PCI Express控制器即可,或者采取类似AMD8131 PCI-X芯片的做法独立设计PCI Express 控制芯片。我们将认可这个现实：Intel以PCI Express作为未来总线的核心，未来其微处理器和芯片组产品都将基于PCI Express；而AMD的64位 平台将以HyperTransport作为系统核心，PCI Express与PCI-X、PCI居于同等次要地位。这种设计思路也被Transmeta公司所采用，Transmeta 即将推出的Cruso
9、e TM8000处理器全盘复制了 AMD64架构:整合内存控制器、通过HyperTransport总线与芯片组连接的确，HyperTransport魅力非凡，PCI Express也无法将其光芒遮盖两者虽有冲突，更多时候是相容互补，这在未来的AMD64平台中将得到体现。二、Hub-Link、VLink、MuTIOL，连接南北桥的三驾马车我们知道大部分芯片组都是基于南北桥架构，PCI总线作为南北桥芯片的传输动脉，其瓶颈效应已经出现：只要每个IDE通道各有一个ATA-66硬盘，再加上100M快速以太网功能，PCI总线就无法胜任南北桥连接的重任。为了提高产品性能，Intel、VIA和SiS都先后发展
10、出过 渡性质的南北桥专用总线，这便是Intel Hub-Link、VIA VLink和SiS的MuTIOL，直到现在，这三种总线依然活跃在它们各自的芯片组中。Hub-Link最早于i820芯片组上出现，它为南北桥（此处为ICH和MCH ）连接提供了 266MB/S的数据传输带宽，大大缓解了紧张的总线 资源。但在实际使用中，Hub-Link并未取得理想的效果，i820的表现还不如早先的440BX。后来推出的i810、i815系列同样采用Hub-Link架 构，前者低端定位性能不如人意，后者勉强同440BX在同一水平这个时候，Hub-Link并没有体现出理想的效果。到Pentium 4处理器推 出
11、之后，Hub-Link才真正在i850和i845系列产品上发挥效用。Hub-Link先后发展出1.0、1.1、1.5、2.0等多个版本，它是一种可在一个时钟周期传输4次数据的高速并行总线，共有8位和16位两种 1.0版本最初用于i820、i81X和i850身上（南桥版本为ICH、ICH2），其物理频率为66MHz，这样8位版本Hub-Link所能提供的总带宽 为266MB/s，在当时，这个数字是可以满足系统需求的。1.1版的速度与1.0版相同，但两者在设计上存在较大的区别，导致两者无法通用。Hub-Link 1.1主要用于ICH4与MCH北桥的连接，像i845E、i845G之类的产品都是采用H
12、ub-Link 1.1 ； i850E因设计较早、只能支持Hub-Link 1.0，所以无法搭配ICH4使用（i850E继续搭配落后的ICH2，原因便在于此）。Hub-Link 1.5也是用于ICH4中，它的速度同样只有266MB/s， 只是电气特性上与Hub-Link 2.0兼容，有利于主板厂商简化线路而已，在南北桥总线普遍提升到533MB/s的今天，Hub-Link 1.5区区266MB/s 带宽委实有些过于保守。真正让我们兴奋的是Hub-Link 2.0，它与1.X版本最大的区别是总线宽度扩展到16位、数据带宽提升到1.06GB/S的 水准。Hub-Link 2.0目前只用于Intel的
13、服务器芯片组E7500中E7500共有三条Hub-Link 2.0总线，分别将MCH北桥与三枚PCI/PCI-X桥 接芯片P64H2连接起来，这样主板厂商可根据自身需要选择64位PCI与PCI-X槽的灵活搭配。至于E7500的ICH3-S南桥，Intel仍旧使用速 度较慢的Hub-Link 1.5将它与MCH连接，毕竟P64H2桥接芯片承担了主要的I/O任务，ICH3-S与MCH的数据传输量不会太大。ifHub-Link 2 0总践首 度5E7500芯片组上出 现诂计将于年底引入桌 面芯片组中在Intel发展Hub-Link总线的同时，VIA也在积极发展自身的V-Link总线。V-Link与H
14、ub-Link殊途同归，它的数据带宽为32位，工作频率66MHz（未采用DDR、QDR等技术），这样数据带宽也是266MB/S。在应用之初，V-Link的表现也相当失败：采用新型总线的KT266、Apollo Pro 266 芯片组的性能甚至不如基于PCI总线的KT133A和Apollo Pro 694X，估计是当时VIA技术不成熟的缘故。在KT266A之后V-Link开始表现出优越 的性能，此后的KT333也沿用了266MB/S的V-Link。了KT400和P4X333, VIA开始启用8X V-Link总线，其改进之处就是将总线的频率提升至 133MHz，总线宽度仍为32位，总带宽达到了5
15、33MB/S。按照计划，8X V-Link仍将在未来的P4T400、P4T600和Athlon 64平台的K8T400/K8M400 系列产品中继续使用；在这之后VIA将全面转向带宽达到1.06GB/S的Ultra V-Link总线，其综合水平与I ntel Hub-Link 2.0大体相当。基本上我们vlink时钟是66Mhz的，而数据线可以有8位和16位的区别（有些北桥不支持16位，比如P4M890）。 而4X，8X是指在一个时钟周期内可以传输多少次数据，数据是通过st robe信号上升沿和下降沿传输，所以 st robe的频率在4X和8X的时候分别是133Mhz和266Mhz。同样的速率
16、也有不同的mode，具体的可以参考下图：（其中mode0mode2都是8位的，而mode3，mode4是16 位的）比如mode2，它的st robe是266Mhz，而它的数据是每次传输8位，但是它是半双工的，也就是要传完上行的 才能传下行（也就是上行和下行都是使用相同的8根数据线）；而mode4,它的st robe也是266Mhz,数据也是每次传输8位，但是上行和下行是分开的（分别对于8根数据线）， 可以同时进行。X: Multiples of 66MRz ocleRus flidth(BCF7 JLi48D)RKMVK-l 昴it(TJOF? Ri48?RMCSPLT - Split Bus(DftrTR54SlModeO 8-bitTDHalf Duplex4XMbit -00DModel-S-hit Full DupleiHi
