《基本运算器静态随机存储器实验报告》由会员分享，可在线阅读，更多相关《基本运算器静态随机存储器实验报告（9页珍藏版）》请在金锄头文库上搜索。
1、-学号：专业：班级：课程名称计算机组成原理实验课时4实验工程根本运算器实验实验时间2015-11-2实验目的1了解运算器的组成构造。2掌握运算器的工作原理。实验环境PC 机一台，TD-CM3+实验系统一套。排线假设干实验容算法、程序、步骤和方法1.实验原理：运算器部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B，三个部件同时承受来自A 和B 的数据有些处理器体系构造把移位运算器放于算术和逻辑运算部件之前，如ARM，各部件对操作数进展何种运算由控制信号S3S0来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是算术运算，
2、还将置进位标志FC，在运算结果输出前，置ALU 零标志。ALU 中所有模块集成在一片CPLD(MAXII EPM240)中。逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用穿插开关矩阵来实现，穿插开关的原理如图1-1-2 所示。图中显示的是一个4X4 的矩阵系统中是一个8X8 的矩阵。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的那么输出连接0。(2)
3、对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4 位矩阵中使用右1和左3对角线来实现右循环1 位。(3) 对于未连接的输出位，算术右移使用符号扩展而不是0 填充。使用另外的逻辑进展移位总量译码和符号判别。图1-1-2穿插开关桶形移位器原理图运算器单元由以下局部构成：一片CPLD 实现的ALU，四片74LS245 构成的保护电路。ALU的输出通过三态门74LS245 连到CPU 总线上，CPU 总线和数据总线已连通，数据总线指示灯和数据总线相连，用来显示数据总线的容实验系统中所有的LED 显示灯均为正逻辑，亮为1，灭为0，ALU 的数据输入以排针形式引出B7B0，另外还有进位标
4、志FC 和零标志FZ 指示灯。图1-1-1 中有三局部不在CPLD 中实现，而是在外围电路中实现，这三局部为图中的显示A、显示B和ALU 的输出控制三态控制245，请注意：实验箱上凡丝印标注有马蹄形标记，表示这两根排针之间是连通的。图中除T2 和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2 都连接至MC 单元的T1、T2，CLR 都连接至CON 单元的CLR 按钮。T2 由时序单元的TS2 提供时序单元的介绍见附录二，其余控制信号均由CON 单元的二进制数据开关模拟给出。控制信号中除T2 为脉冲信号外，其余均为电平信号，其中ALU_B 为低有效，其余为高有效。暂存器
5、A 和暂存器B 的数据能在LED 灯上实时显示，原理如图1-1-3 所示以A0 为例，其它一样。进位标志FC、零标志FZ 和数据总线D7D0 的显示原理也是如此。图1-1-3 A0 显示原理图运算器的逻辑功能表如表1-1-1 所示，其中S3 S2 S1 S0 为4 位控制信号， 为来自低位的进位信号，FC 为向高位的进位标志，FZ 为运算器零标志，表中功能栏的FC、FZ 表示当前运算会影响到该标志。表1-1-1 运算器逻辑功能表运算类型S3S2S1S0功能逻辑运算0 0 0 0F=A 直通0 0 0 1F=B 直通0 0 1 0F=AB FZ0 0 1 1F=A+B FZ0 1 0 0F=/A
6、 FZ移位运算0 1 0 1F=A逻辑右移B取低3位位 FZ0 1 1 0F=A逻辑左移B取低3位位 FZ0 1 1 1F=A算术右移B取低3位位 FZ1 0 0 0F=A循环右移B取低3位位 FZ算术运算1 0 0 1F=A加B FC，FZ1 0 1 0F=A加B加 FC，FZ1 0 1 1F=A减B FC，FZ1 1 0 0F=A减1 FC，FZ1 10 1F=A加1 FC，FZ1 1 1 0保存1 1 1 1保存运算结果表接上实验容算法、程序、步骤和方法2.实验步骤：(1) 按图1-1-5 连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明其它实验一样。图1-1-5 实验接线图
7、(2) 将时序单元的状态开关置为单步档时序单元的介绍见附录二,MEM 单元的编程开关置为运行档。(3) 翻开电源开关，如果听到有嘀报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。然后按动CON 单元的CLR 按钮，将运算器的A、B 和FC、FZ清零。(4) 用输入开关向暂存器A 置数。拨动CON 单元的SD27SD20 数据开关，形成二进制数01100101或其它数值，数据显示亮为1，灭为0。置LDA=1，LDB=0，按动时序单元的TS 按钮，产生一个T2 上沿，那么将二进制数01100101置入暂存器A 中，暂存器A 的值通过ALU 单元的A7A0 八位LED 灯显示
8、。(5) 用输入开关向暂存器B 置数。拨动CON 单元的SD27SD20 数据开关，形成二进制数10100111或其它数值。置LDA=0，LDB=1，按动时序单元的TS 按钮，产生一个T2 上沿，那么将二进制数10100111置入暂存器B 中，暂存器B 的值通过ALU 单元的B7B0 八位LED 灯显示。(6) 改变运算器的功能设置，观察运算器的输出。置ALU_B=0、LDA=0、LDB=0，然后按表1-1-1 置S3、S2、S1、S0 和 的数值，并观察数据总线LED 显示灯显示的结果。如置S3、S2、S1、S0 为0010，运算器作逻辑与运算，置S3、S2、S1、S0 为1001，运算器作
9、加法运算。如果实验箱和PC 联机操作，那么可通过软件中的数据通路图来观测实验结果软件使用说明请看附录一，方法是：翻开软件，选择联机软件的【实验】【运算器实验】，翻开运算器实验的数据通路图，如图1-1-6 所示。进展上面的手动操作，每按动一次TS 按钮，数据通路图会有数据的流动，反映当前运算器所做的操作，或在软件中选择【调试】【单周期】，其作用相当于将时序单元的状态开关置为单步档后按动了一次TS 按钮，数据通路图也会反映当前运算器所做的操作。重复上述操作，并完成表1-1-2。然后改变A、B 的值，验证FC、FZ 的锁存功能。表1-1-2 运算结果表运算类型ABS3S2S1S0结果逻辑运算65A7
10、0 0 0 0F= 65 FC= 0 FZ 0 65A70 0 0 1F= A7 FC= 0 FZ 0 65A70 0 1 0F= 25 FC= 0 FZ 0 65A70 0 1 1F= E7 FC= 0 FZ 0 65A70 1 0 0F= 9A FC= 0 FZ 0 移位运算AA550 1 0 1F= 05 FC= 0 FZ 0 AA550 1 1 0F= 40 FC= 0 FZ 0 AA550 1 1 1F= FD FC= 0 FZ 0 AA551 0 0 0F= 55 FC= 0 FZ 0 算术运算F81F1 0 0 1F= 17 FC= 1 FZ 0 F81F1 0 1 0=0F=
11、1B FC= 1 FZ 0 F81F1 0 1 0=1F= 1C FC= 1 FZ 0 F81F1 0 1 1F= DD FC= 0 FZ 0 F81F1 1 0 0F= FB FC= 0 FZ 0 F81F1 1 0 1F= FD FC= 0 FZ 0 结 论结 果根据实验步骤，一步一步操作，在DR1=65，DR2=A7的条件下，改变运算器的设置，使得运算器输出结果，并记录下来。运算器显示结果和手算结果一直，说明整个实验非常成功。小 结 通过本次实验了解运算器的组成构造即输入逻辑、输出逻辑、算术逻辑单元，掌握运算器的工作原理主要是加法器。知道运算器的输出跟数据总线相连，同时两个输入端通过两个
12、锁存器也与数据总线相连。 最终，将结果记录下来，完成了本次实验。本次实验，提高了我对组成原理实验的积极性，更教育了我实验要认真，要培养了我实验要认真，要严谨的态度，将课本知识运用到实践之中，也提高了对课程学习的热情。指导教师评 议 成绩评定： 指导教师签名：学号： 2013302532 ： 王旭 专业： 计算机科学与技术 班级：10011303课程名称 计算机组成原理实验课时4实验工程静态随机存储器实验实验时间2015-11-2实验目的掌握静态随机存储器RAM工作特性及数据的读写方法。实验环境PC 机一台，TD-CM3+实验系统一套，排线假设干实验容算法、程序、步骤和方法1.实验原理：实验所用
13、的静态存储器由一片61162K8bit构成位于MEM 单元。6116 有三个控制线：CS片选线、OE读线、WE写线，其功能如表1-2-1 所示，当片选有效CS=0时，OE=0 时进展读操作，WE=0 时进展写操作，本实验将CS 常接地。由于存储器MEM最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM 的读写，实验中的读写控制逻辑如图1-2-2 所示，由于T2 的参与，可以保证MEM的写脉宽与T2 一致，T2 由时序单元的TS2 给出。IOM 用来选择是对I/O 还是对MEM 进展读写操作，RD=1 时为读，WR=1 时为写。表1-2-1 SRAM 6116 功能表功能1000X100X010不选择读写写存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7D0 的容。地址线接至地址总线，地址总线上接有8 个LED 灯显示A7A0 的容，地址由地址锁存器74LS273，位于PC&AR
