《设计一四位与非门的电路设计》由会员分享，可在线阅读，更多相关《设计一四位与非门的电路设计（10页珍藏版）》请在金锄头文库上搜索。
1、四位与非门的电路设计一、课程设计的目的1、学会使用电路设计与仿真软件工具Hspice，熟练地用网表文件来描述模拟电路，并熟悉应用Hspice内部元件库。通过该实验，掌握Hspice的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。2、本次课程设计是用Hspice软件来实现对四位与非门电路的设计与仿真，熟悉用MOS器件来设计四位逻辑输入与非门电路，了解用MOS器件设计与TTL与非门的优缺点。二、课程设计的内容和要求1、内容：用仿真软件HSPICE，用网表文件来描述模拟电路；2、要求：用MOS器件来设计四位逻辑输入与非门电路。三、设计的原理1、四输入与非门符号图及原理真值表如下所示
2、ABCDY00001000110010100111010010101101101011111000110011101011011111001110111110111110四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。每 个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相 连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。设计电路图如下图所示：2、输入网表文件（*.s
3、p） Hspice读入一个输入网表文件，并将模拟结果存在一个输出列表文件或图形数据文件中，输入文件包含以下内容：（1）电路网表（子电路和宏、电源等）（2）声明所要使用的库（3）说明要进行的分析（4）说明所要求的输出输入网表文件和库文件可以由原理图的网表生成器或文本编辑器产生。输入网表文件中的第一行必须是标题行，并且.ALTER辅助模型只能出现在文件最后的.END语句之前，除此之外，其它语句可以按任意顺序排列。四、 课程设计的过程1、网表文件首先在orCAD中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。在文本文档中写出HSPICE软件所要求的网表文件，并另存为*
4、.sp文件。网表文件如下：1ADDER Circuit.OPTIONS LIST NODE POST.TRAN 200P 60NM1 1 A VCC VCC PCH L=2u W=4uM2 2 B VCC VCC PCH L=2u W=4uM3 3 0 VCC VCC PCH L=2u W=4uM4 4 0 VCC VCC PCH L=2u W=4uM5 0 A 1 1 NCH L=2u W=4uM6 0 B 2 2 NCH L=2u W=4uM7 5 2 3 3 NCH L=2u W=4uM8 0 1 5 5 NCH L=2u W=4uM9 6 B 3 3 NCH L=2u W=4uM10
5、0 A 6 6 NCH L=2u W=4uM11 0 2 4 4 NCH L=2u W=4uM12 0 1 4 4 NCH L=2u W=4uM13 7 3 VCC VCC PCH L=2u W=4uM14 8 C VCC VCC PCH L=2u W=4uM15 S 0 VCC VCC PCH L=2u W=4uM16 10 0 VCC VCC PCH L=2u W=4uM17 0 3 7 7 NCH L=2u W=4uM18 0 C 8 8 NCH L=2u W=4uM19 11 8 S S NCH L=2u W=4uM20 0 7 11 11 NCH L=2u W=4uM21 12 C
6、S S NCH L=2u W=4uM22 0 3 12 12 NCH L=2u W=4uM23 0 8 10 10 NCH L=2u W=4uM24 0 7 10 10 NCH L=2u W=4uM25 13 0 VCC VCC PCH L=2u W=4uM26 C1 13 VCC VCC PCH L=2u W=4uM27 0 4 13 13 NCH L=2u W=4uM28 0 10 13 13 NCH L=2u W=4uM29 0 13 C1 C1 NCH L=2u W=4u注释：第三行.TRAN 200P 60N 表示瞬态分析步长为200ps，时间为60ns第四十一行为电路连接关系描述语
7、句。第十二行Vdd Vdd Gnd 5表示在节点Vdd，Gnd之间加5v直流电压。第十三行V1 A Gnd PULSE .2 4.8 2N 1N 1N 5N 20N 表示在节点A和Gnd之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度5ns，周期20ns第十四行V2 B Gnd PULSE .2 4.8 2N 1N 1N 8N 21N表示在节点B和Gnd之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度8ns，周期21ns第十五行V3 C Gnd PULSE .2 4.8 2N 1N 1N 10N
8、 22N表示在节点C和Gnd之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度10ns，周期22ns第十六行V4 D Gnd PULSE .2 4.8 2N 1N 1N 15N 23N 表示在节点D和Gnd之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度15ns，周期23ns第十八，表示模型名PCH，管子类型为PMOS，使用的是一级模型。2、 打开网表文件仿真 在HSPICE软件点击open打开上面的网表文件，仿真，如下图所示：点击Avanwaves如下图所示：加入输出波形如图所示：四、 仿真分析
9、4.1 直流工作点分析每种分析方式都以直流操作点分析开始， 对DC.OP分析不收敛的情况，解决方法是：删除.option语句中除acct，list，node，post之外的所有设置，采用默认设置，查找.lis文件中关于不收敛的原因；使用.nodeset和.ic语句自行设置部分工作点的偏置；DC.OP不收敛还有可能是由于model引起的，如在亚阈值区模型出现电导为负的情况。4.2 瞬态分析瞬态分析先进行直流工作点的计算，将计算结果作为瞬态分析在T0时刻的初始值，再通过迭代计算，在迭代计算过程中时间步长值是动态变化的，.tran tstep中的步长值并不是仿真的步长值，只是打印输出仿真结果的时间间
10、隔的值，可以通过调整.options lvltim imax imin来调整步长值。瞬态分析不收敛主要是由于快速的电压变化和模型的不连续，对于快速的电压变化可以通过改变分析的步长值来保证收敛。对模型的不连续，可以通过设置CAPOP和ACM电容，对于给定的直流模型一般选择CAPOP=4，ACM=3，对于level 49，ACM=0。对瞬态分析，默认采用Trapezoidal算法，精度比较高，但容易产生寄生振荡，采用GEAR算法作为滤波器可以滤去由于算法产生的振荡，具有更高的稳定性。4.3 延时分析对设计电路进行延时分析，在网表文件倒数第三行.MODEL之前加入下语句，利用Hspice软件进行仿真
11、并输入延时分析结果。网表文件要加入的语句：.measure tran tf trig v(out) val=4.5 fall=1 targ v(out) val=0.5 fall=1.measure tran tf trig v(out) val=0.5 rise=1 targ v(out) val=4.5 rise=1.measure tran tpdr trig v(in) val=2.5 rise=1 targ v(out) val=2.5 fall=1.measure tran tpdf trig v(in) val=2.5 fall=1 targ v(out) val=2.5 ris
12、e=1.measure tpd param(tpdr+tpdf)/2延时分析结果如下：tf=2.7638E-10 targ=2.9766E-09 trig=2.7002E-09 tr=2.8419E-10 targ=8.4835E-09 trig=8.1993E-09 tpdr=3.2211E-10 targ=2.8221E-09 trig=2.5000E-09 tpdf= -1.5189E-10 targ=8.3481E-09 trig=8.5000E-09 tpd= 8.5110E-11五、课程设计总结通过本次课程设计，使用了电路设计与仿真软件HSPICE，并练习用网表文件来描述模拟电路，用MOS器件来设计四位逻辑输入与非门电路，使我对HSPICE软件有一个更深层次的认识。
