《数字电子钟设计》由会员分享，可在线阅读，更多相关《数字电子钟设计（15页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学电子技术综合课程设计说明书摘要该数字电子钟由石英晶体振荡器、分频器、计数器、译码器、LED 显示器和校时电路组成, 采用了BCD-7段译码器CD4511、14级二进制串行分频器CD4060、集成十进制异步计数器74LS90、2输入四与非门74LS00等中小规模集成芯片。总体方案由主体电路和扩展电路两大部分组成，其中主体电路完成数字电子钟的基本功能，扩展电路完成数字电子钟的校时功能, 并进行了各单元及总体的设计和调试。关键词: 石英晶体振荡器 分频器 计数器 译码器 LED显示器Abstract The digital electronic clock is made up of s
2、ilicon crystal oscillator , frequency divider , number counter , decipherer , LED indicator and calibrated circuit , using BCD-to-7 Segment Decoder CD4511, 14-Stage Ripple Carry Binary Divider CD4060,Integrated Decimal Asynchronous Counter 74LS90, Quad 2-Input NAND Gates etc. medium-sized and small-
3、sized integrated chips. The design for the overall project consists of two parts: the main circuit and the expanded circuit. The main circuit carries on the basic functions of the digital electronic clock and the expanded circuit carries on the function calibrating. Each unit is designed and the ove
4、rall adjustment is performed.Key words: silicon crystal oscillator; frequency divider; number counter; decipherer; LED indicator目录 1 方案选择和系统设计11.1 方案比较与确定11.2 系统设计21.2.1 秒脉冲发生器21.2.2 秒、分、时计数器31.2.3 译码显示电路51.2.4 校时电路71.2.5 系统电路72 制作与调试32.1 主要仪器和仪表92.2制作与调试过程中的故障及排除92.3 电路性能测试9结束语10元器件明细表11参考文献1212数字电
5、子钟设计1 方案选择和系统设计1.1 方案比较与确定方案一：采用555定时器构成多谐振荡器，产生1Hz的脉冲直接充当数字电子钟的秒脉冲。选用CMOS4位同步二进制加计数器74LV161分别构成六进制、十进制和二十四进制计数器，来构成秒、分、时计数器。选用BCD-7段译码器CD4511作为译码输出并将时、分、秒显示在LED显示器上。校时电路与报时电路主要由门电路构成，选用74LS系列集成电路。图1-1-1为数字电子钟的系统框图。555定时器秒计数器分计数器时计数器校时电路译码器译码器译码器秒显示分显示时显示图1-1-1 数字电子钟系统框图方案二：采用石英晶体振荡器产生固定频率的脉冲，经分频器分频
6、后充当数字电子钟的秒脉冲，分频器用14级二进制串行分频器CD4060及双D触发器74LS74构成。选用集成十进制异步计数器74LS90分别构成六进制、十进制和二十四进制计数器，来构成秒、分、时计数器。选用BCD-7段译码器CD4511作为译码输出并将时、分、秒显示在LED显示器上。校时电路与报时电路主要由门电路构成，选用74LS系列集成电路。图1-1-2为数字电子钟的系统框图。晶体振荡器分频器秒计数器分计数器时计数器校时电路译码器译码器译码器秒显示分显示时显示图1-1-2 数字电子钟系统框图555定时器虽然成本低且构成多谐振荡器的电路结构简单，但其产生的脉冲在精确性和稳定性上都不如石英晶体振荡
7、器，且选用R145-32768Hz的石英晶振时可选用14级二进制串行分频器CD4060，直接分频至2Hz，再经二分频后充当秒脉冲。集成十进制异步计数器74LS90本身带有置0和置9功能，构成计数器时不用另外添加门电路，而74LV161则需添加门电路。故选择方案二。1.2 系统设计1.2.1 秒脉冲发生器 1Hz图1-2-1-1 秒脉冲发生器电路 秒脉冲发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字电子钟的质量。选用高精度和高稳定度的石英晶体振荡器发出脉冲，经过分频获得1Hz的秒脉冲。该设计选用标称频率为32768Hz的石英晶振，通过15次二分频后获得1Hz的脉冲输出。电路图如图1-2
8、-1-1所示，74LS74的5脚输出1Hz秒脉冲。集成芯片CD4060是14级二进制串行分频器，其引脚图和内部结构图分别如图1-2-1-2和图1-2-1-3所示。双D触发器74LS74的引脚图如图1-2-1-4所示。 图1-2-1-2 CD4060引脚图 图1-2-1-4 74LS74引脚图图1-2-1-3 CD4060内部结构图1.2.2 秒、分、时计数器利用6片集成十进制异步计数器74LS90分别构成2个六十进制和1个二十四进制计数器，充当秒、分、时计数器。由于74LS90本身带有置0和置9功能，因而不需外加门电路即可实现清0功能。74LS90的引脚图和功能表如图1-2-2-1和表1-2-
9、2所示。当Q0和CLK1相连时，其功能为8421BCD码十进制计数器。当MR1和MR2全为高电平时，计数器置0；当MS1和MS2全为高电平时，计数器置9。因此秒个位和分个位计数器直接将74LS90的12脚与1脚相连构成，而秒十位和分十位由74LS90构成六进制计数器，即将其9、8脚分别接2、3脚。时计数器为二十四进制计数器，可将时个位芯片的8脚接时个位和时十位芯片的2脚，将时十位芯片的9脚接时个位和时十位芯片的3脚构成。进位时，由于74LS90的时钟脉冲是下降沿触发的，可将低位计数器的输出最高位与高位计数器的时钟脉冲相连，当低位计数器的输出最高位由高电平变为低电平时触发高位计数器计数，实现进位
10、。秒、分、时计数器分别如图1-2-2-2、图1-2-2-3、图1-2-2-4所示。 图1-2-2-1 74LS90引脚图 表1-2-2 74LS90功能表 接译码器 接译码器 接秒脉冲图1-2-2-2 秒计数器 接译码器 接译码器 接秒十位芯片8脚图1-2-2-3 分计数器 接译码器 接译码器 接分十位芯片8脚图1-2-2-4 时计数器 1.2.3 译码显示电路 g f GND a b . e d GND c h 图1-2-3-1 CD4511引脚图 图1-2-3-2 LG5011引脚图 译码是把给定的代码进行翻译, 将时、分、秒计数器输出的四位二进制代码翻译为相应的十进制数, 并通过LED
11、显示器显示。在此，我们采用BCD-7段译码器CD4511，数字显示用共阴极半导体数码管LG5011，其引脚图分别如图1-2-3-1、图1-2-3-2所示，译码器CD4511的功能表如表1-2-3所示。限流电阻采用470电阻，图1-2-3-3为CD4511与数码管组成的秒译码显示电路，分译码显示电路、时译码显示电路与其相同。 图1-2-3-3 秒译码显示电路 表1-2-3 CD4511功能表 1.2.4 校时电路 校时电路分秒校时、分校时和时校时电路，如图1-2-4-1所示。开关J3、J4、J5分别为秒校时、分校时和时校时开关，J1为校时按键。当秒、分、时校时开关拨到校时档时，每按一下校时开关，相应数字增加1。为了增加开关的
