《多功能数字钟课程设计【文档知识】》由会员分享，可在线阅读，更多相关《多功能数字钟课程设计【文档知识】（21页珍藏版）》请在金锄头文库上搜索。
1、摘 要 多功能数字钟是采用数字电路实现对时，分，秒，数字显示的计时装置，广泛用于个人家庭，车站，码头，办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度远超过老式钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及其广大应用，有着非常现实的意义。数字电子钟由信号发生器“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决
2、定计时系统的精度，一般用555或晶振电路构成的振荡器加分频起来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数，可以实现一天24h的累积计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对，调整。关键词 多功
3、能数字钟 计数器 译码器 显示器 校时电路目录摘 要I1 绪 论11.1 项目研究的背景及意义11.2 多功能数字钟的现状和发展趋势12 设计总体方案22.1 简要说明22.2 任务要求22.3 基本原理23 单元电路33.1 振荡器的设计33.2分频器的设计43.3计数器的设计43.3.1六十进制加法计数器53.3.2二十四进制加法计数器53.4 译码器和显示电路的设计63.5 校时电路的设计64单元电路设计74.1时间脉冲产生电路的设计74.2计数电路的设计74.2.1 60进制计数器的设计74.2.2 24进制计数器的设计84.3 译码及驱动显示电路94.4 校时电路的设计94.5 报时
4、电路104.6电路总图115仿真结果及分析125.1时钟结果仿真125.2星期电路结果仿真125.3手电电路135.4测试结果分析13总结分析14致谢15参考文献16附录117附录218青草绿1 绪 论1.1 项目研究的背景及意义20世纪末，电子技术得到了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。时间对人们来说总是那么宝贵，工作的忙碌性和复杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可
5、能酿成大祸。多功能数字钟是采用数字电路实现对时，分，秒，数字显示的计时装置，广泛用于个人家庭，车站，码头，办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度远超过老式钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及其广大应用，有着非常现实的意义。1.2 多功能数字钟的现状和发展趋势单片机模块中最常见的是数字钟，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时
6、钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 目前，单片机正朝着高性能和多品种方向发展趋势将是进一步向着CMOS化、低功耗、小体积、大容量、高性能、低价格和外围电路内装化等几个方面发展。单片机应用的重要意义还在于，它从根本上改变了传统的控制系统设计思想和设计方法。从前必须由模拟电路或数字电路实现的大部分功能，现在已能用单片机通过软件方法来实现了。这种软件代替硬件的控制技术也称为微控制技术，是传统控制技术的一次革命。在单片机技术日趋成熟的今天，其灵活的硬件电路设计和软件的设计，让单片机得到了广泛的应用，几乎是从小的电子产品，到大的工业控制，单片机都起到
7、了举足轻重的作用。单片机小的系统结构几乎是所有具有可编程硬件的一个缩影，可谓是“麻雀虽小，肝胆俱全”，单片机的学习和研究是对微机系统学习和研究的简捷途径。 2 设计总体方案2.1 简要说明设计一个具有时分秒显示的数字钟。2.2 任务要求(1) 具有正常走时的基本功能；(2) 具有校时功能（只进行分、时的校时）；(3) 具有整点报时功能；(4) 信号产生电路采用石英晶体构成的振荡器；(5) 列出步骤，画出设计的逻辑电路图。(6) 电路进行仿真、修改，使仿真结果达到设计要求；(7) 装并测试电路的逻辑功能。2.3 基本原理数字钟的原理框图如图2-1所示，是由555多谐振荡器、分频器、秒、分、时计数
8、器、译码器、显示器和校时电路组成。555多谐振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。图2-1 数字钟的原理框图3 单元电路3.1 振荡器的设计数字钟应具有标准的时钟源，用它产生频率稳定的1Hz脉冲信号，称为秒脉冲，因此振荡器是计时器的核心。通常采用集成电路555定时器与RC组成的多谐振荡器。晶体振荡器给数字钟提供一个频率稳定准确的方波信号，一般输出为方波数字式晶体振荡器通常有两类：一类是用TTL门电路构成；另一类是通过CMOS非门构成电路。这里我们采用555多谐振荡器。图3-1 1000Hz NE555多谐振荡器3.2分频器
9、的设计由NE555组成的多谐振荡器产生1KHz稳定的脉冲信号，但是时钟电路需要1Hz的秒脉冲信号，所以我们采用由3个74HC161组成的1000分频电路。图3-2 74HC161分频器3.3计数器的设计获得秒脉冲信号后，可根据60秒为1分，60分为1小时，24小时为一天的规律计数。因此，计数器由“秒”、“分”、“时”计数器电路组成，“秒”，“分”计数器为六十进制加法计数器，时计数器为二十四进制加法计数器。3.3.1六十进制加法计数器 采用两片中规模集成电路74LS160组成六十进制加法计数器，可利用74LS160异步清零端通过反馈归零的方法来实现，也可利用74LS160同步置数端用置数法来实现
10、。图3-3-1 六十进制加法计数器3.3.2二十四进制加法计数器 由两个74LS160和74LS00四2输入与非门组成二十四进制“时”计数器，个位与十位计数器均采用同步级联方式。选择十位计数器的输出端和个位计数器的输出端通过与非门控制两片计数器的清零端，可实现二十四进制递增计数。 图3-3-2 二十四进制加法计数器3.4 译码器和显示电路的设计 译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。译码和显示电路是将“秒”、“分”、“时”计数器中每块集成电路的输出状态翻译成七段数码管能显示十进制数所要求的电信号，然后经数码管，把相应的数字显示出来。译码管有多个型号可以选择，如74L
11、S248、74LS247等。图3-4 译码器显示电路3.5 校时电路的设计 校时电路的作用是当计时器刚接通电源或走时出现误差时，实现对“时”、“分”、“秒”的校准。在电路中设有正常计时和校准位置。校时电路可以采用手动校时或自动校时。3.5.1 时、分时间校准电路3.5.2 秒时间校准电路 图3-5 校时电路4单元电路设计4.1时间脉冲产生电路的设计图4-1 产生1Hz时间脉冲的仿真电路图4.2计数电路的设计秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160。4.2.1 60进制计数器的设计“秒”计数器电路与“分”计数器电路都是60
12、进制，它由一级10进制计数器和一级6进制计数器连接构成。如图4.所示由74LS160构成的60进制计数器。首先将两片74LS160设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。当计数器输出“0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。图 4-2-1 60进制计数器电路图4.2.2 24进制计数器的设计同理当个位计数状态为“0100”，十位计数器状态为“0010” 时，要求计数器归零。图 4-2-2 24进制计数器图4.3 译码及驱动显示电路译码电路的功能是将“秒”、“分”、“时”计数器
13、的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有CD4511，CD4511是BCD-7段译码器，其输出是OC门输出高电平有效，专用于驱动LED七段共阴极显示数码管。由CD4511和LED七段共阴极数码管组成的一位数码显示电路如图 16 所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。图 4-3译码及驱动显示电路图4.4 校时电路的设计数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :1在小时校正时
14、不影响分和秒的正常计数 。2在分校正时不影响秒和小时的正常计数 。如图所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74LS00，非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，图17为加2个0.01uF的电容。图 4-4 校时电路图4.5 报时电路根据要求，电路应在整点准时报时，当时间到达一个整小时时，电路会发生一次蜂鸣提醒。图 4-5 报时电路图4.6电路总图图4-6 总电路图5仿真结果及分析5.1时钟结果仿真图 5-1时钟结果仿真图5.2星期电路结果仿真星期电路原理和时分秒的计时电路原理相同，选用74LS160做计数器，CD4511做译码显示功能，这里星期电路兼具调整功能，下方开关打至高电平，星期电路会自动跳动直至准确后再拨动开关。图5-2 星期电路仿真图5.3手电电路图5-3 手电电路图5.4测试结果分析经测试之后，电路可以实现设计要求，可以实现数字钟的基本功能，比如计数，如图22，同时多功能模块校时功能和报时功能都可以使用，如图24。基于仿真结果可以认定，此次多功能数字钟的设计是成功的。总 结数电课设即将结束，一星期的课程设计给我留下了很
