《集成触发器与时序逻辑电路》由会员分享，可在线阅读，更多相关《集成触发器与时序逻辑电路（7页珍藏版）》请在金锄头文库上搜索。
1、第八章 集成触发器与时序逻辑电路习题一、选择题1. N个触发器可以构成能寄存位二进制数码的寄存器。A. N-1B. NC. N+1D. 2N2. 在下列触发器中，有约束条件的是。A. 主 从 JK F/F B. 主从 D F/F C. 同 步 RS F/F D. 边 沿 D F/F3 . 个触发器可记录一位二进制代码，它有个稳态。A. 0B. 1C. 2D. 3E. 44. 存储8位二进制信息要个触发器。A. 2B. 3C. 4D. 85 .对 于T触发器，若 原 态 Qn=0，欲使新态 Qn+1=1，应使输入 T=A. 0B. 1C. QD. Q6 .对 于T触发器，若 原 态 Qn=1 ，
2、欲使新态 Qn+1=1，应使输入 T=A. 0B. 1C. QD. Q7 . 对 于D触发器，欲 使 Qn+1=Qn，应使输入D =。A. 0B. 1C. QD. Q8.对于JK触发器，若J = K,则可完成触发器的逻辑功能。A. RSB. DC. TD. T 9欲使JK触发器按Qn + 1 = Qn工作，可使JK触发器的输入端A. J = K = 0 B. J = Q, K=Q C. J=Q, K = Q D. J = Q, K = 0E. J = 0, K= Q10. 欲使JK触发器按Q n+1 =Q n工作，可使JK触发器的输入端A. J = K=1 B. J = Q, K=Q C. J
3、=Q, K = Q D. J = Q, K=1E. J=1 , K=Q11. 欲使JK触发器按Qn + 1 = 0 工作，可使JK触发器的输入端A. J=K=1 B. J=Q, K=Q C. J=Q, K=1D. J=0, K=1E. J=K=112. 欲使JK触发器按Qn + 1 = 1 工作，可使JK触发器的输入端A. J = K=1 B. J=1, K = 0 C. J = K=QD. J = K = 0E. J= Q , K = 013. 欲使D触发器按Q n+1 =Q n工作，应使输入D=。A. 0B. 1C. QD. Q14. 下列触发器中，克服了空翻现象的有。A.边沿D触发器B.
4、主从RS触发器 C.同步RS触发器 D.主从JK触发器15. 下列触发器中，没有约束条件的是。A.基本RS触发器B.主从RS触发器 C.同步RS触发器 D.边沿D触发器16. 描述触发器的逻辑功能的方法有。A状态转换真值表B.特性方程C状态转换图 D状态转换卡诺图17. 为实现将JK触发器转换为D触发器，应使。A. J = D, k=D b. K = D, J=D C. J = K = DD. j = k=D1 8.边沿式D触发器是一种稳态电路。A.无B.单C.双D.多二、判断题（正确打，错误的打X）1. D触发器的特性方程为Q n+1 =D,与Qn无关，所以它没有记忆功能。（）2. RS触发
5、器的约束条件RS = 0表示不允许出现R = S=1的输入。（）3. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（）4. 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ ）5. 若要实现一个可暂停的一位二进制计数器，控制信号A = 0计数,A=1保持，可选用T触发器，且令T = A。（）6. 由两个TTL或非门构成的基本RS触发器，当R = S = 0时，触发器的 状态为不定。7. 对边沿JK触发器，在CP为高电平期间，当J = K=1时，状态会翻转 一次。（ ）三、填空题1. 触发器有个稳态，存储8位二进制信息要个触发器。2. 一个基本RS触发器在正常
6、工作时，它的约束条件是R + S = 1，则它不允许输入S =且R=的信号。3. 触发器有两个互补的输出端Q、Q，定义触发器的1状态为， 0状态为，可见触发器的状态指的是端的状态。4. 一个基本RS触发器在正常工作时，不允许输入R = S = 1的信号，因此它的约束条件是。5. 在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的，触发方式为式或式的触发器不会出现这种现象。答案：、选择题1.B2.C3.C4.D5.BD6.AD7.C8.C9.ABDE10.ACDE11.BCD12.BCE13.D14.ABD15.D16.ABCD17.A18.C、判断题1. X6. X2. V7.X
7、3.V4.V5.X三、填空题1. 2 82. 0 03.Q=1、4.RS=0Q = 0Q=0、Q = 1Q5.空翻主从式边沿式习题二、选择题1. 同步计数器和异步计数器比较，同步计数器的显著优点是。A. 工 作 速 度 高 B. 触 发 器 利 用 率 高 C. 电 路 简 单 D. 不 受 时 钟 CP 控 制。2. 把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A. 4 B. 5 C. 9 D. 2 03. 下列逻辑电路中为时序逻辑电路的是。A. 变 量 译 码 器 B. 加 法 器C. 数 码 寄 存 器 D. 数 据 选 择 器4. N个触发器可以构成最大计数长度（进制数）
8、为的计数器。A. NB. 2NC. N2D. 2N5. N个触发器可以构成能寄存位二进制数码的寄存器。A. N-1B. NC. N+1D. 2N6. 五个D触发器构成环形计数器，其计数长度为。A. 5B. 1 0C. 25D. 327 .同步时序电路和异步时序电路比较，其差异在于后者。A. 没 有 触 发 器B. 没 有 统 一 的 时 钟 脉 冲 控 制C. 没 有 稳 定 状 态D. 输 出 只 与 内 部 状 态 有 关8. 一位8421BCD码计数器至少需要个触发器。A. 3B. 4C. 5D. 1 09. 欲 设 计 0， 1 ， 2， 3， 4， 5， 6， 7 这 几 个 数 的
9、 计 数 器 ， 如 果 设 计 合 理采用同步二进制计数器，最少应使用级触发器。A. 2B. 3C. 4D. 810. 8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。A. 1B. 2C. 4D. 81 1 . 用 二 进 制 异 步 计 数 器 从 0 做 加 法 ， 计 到 十 进 制 数 1 78， 则 最 少 需 要 个触发器。A. 2B. 6C. 7D. 8E. 1 01 2. 某 电 视 机 水 平 -垂 直 扫 描 发 生 器 需 要 一 个 分 频 器 将 31 500HZ 的 脉 冲 转换为60屯的脉冲，欲构成此分频器至少需要个触发器。A. 1 0B. 60
10、C. 525D. 31 50013.某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的 数左移8位，完成该操作需要时间。A. 10 u SB. 80 u SC. 100 u SD. 8 0 0 m s14若用JK触发器来实现特性方程为Qn+1二AQn + AB,则JK端的方程为。A. J = AB, K= A + BB. J = AB, K= AB C. J= A + B , K = AB D. J= AB，K = AB15.要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要片。A. 3B. 4C. 5D. 1 016若要设计一个脉冲序列为11010011
11、10的序列脉冲发生器，应选用一个触发器。A. 2B. 3C. 4D. 1 0四、判断题（正确打，错误的打X） 1同步时序电路由组合电路和存储器两部分组成。（ ） 2组合电路不含有记忆功能的器件。（ ）3时序电路不含有记忆功能的器件。（ ）4同步时序电路具有统一的时钟CP控制。（） 5异步时序电路的各级触发器类型不同。（ ）6. 环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（） 7环形计数器如果不作自启动修改，则总有孤立状态存在。（ ） 8计数器的模是指构成计数器的触发器的个数。（ ） 9计数器的模是指对输入的计数脉冲的个数。（ ）10D 触发器的特征方程 Qn+1=D， 而
12、 与 Qn 无 关 ， 所 以 ， D 触 发 器 不 是 时 序 电 路 。（）11 在 同 步 时 序 电 路 的 设 计 中 ， 若 最 简 状 态 表 中 的 状 态 数 为 2N， 而 又 是 用 N 级 触 发 器 来 实 现 其 电 路 ， 则 不 需 检 查 电 路 的 自 启 动 性 。（）12把 一 个 5 进 制 计 数 器 与 一 个 1 0 进 制 计 数 器 串 联 可 得 到 1 5 进 制 计 数 器 。（）13同 步 二 进 制 计 数 器 的 电 路 比 异 步 二 进 制 计 数 器 复 杂 ，所 以 实 际 应 用 中 较 少 使 用 同 步 二 进 制
13、 计 数 器 。（）14利 用 反 馈 归 零 法 获 得 N 进 制 计 数 器 时 ， 若 为 异 步 置 零 方 式， 则 状 态SN 只 是 短 暂 的 过 渡 状 态 ， 不 能 稳 定 而 是 立 刻 变 为 0 状 态 。（）五、填空题1. 寄存器按照功能不同可分为两类：寄存器和寄存器。2 数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两类：、。3. 由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。4 .时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。答案：四、选择题1. A2. D3. C4. D5. B6. A7. B8. B9. B10. D11. D12. A13. B14. AB15. A16. C五、判断题1. V2.V3.V4.V5.X6. X7.V8.X9.X10.X11.V12.X13.X14.V六、填空题1. 移位 数码2. 组合逻辑电路时序逻辑电路3. 44. 同步 异步
