《半导体名词解释》由会员分享，可在线阅读，更多相关《半导体名词解释（49页珍藏版）》请在金锄头文库上搜索。
1、ACTIVEAREA主动区(工作区)主动晶体管(ACTIVEFRANSISTOR)被制造的区域即所谓的主动区(activearea在标准之MOS制造过程中ACTIVEAREA是由，一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOSOXIDATION)所形成的，而由于利用到局部场氧化之步骤.所以ActiveAREA会受到鸟嘴(BIRDSBEAK)之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM之场区氧化而言大概会有O.5UM之BIRDSBEAK存在也就是说ACTIVEAREA比原在之氮化硅光罩定义之区域小O.5UMAcetone丙酮丙碗是有机溶剂的一种，分子式为CH30HCH
2、3性质：无色，具剌激性薄荷臭味之液体用途：在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭4毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。5允许浓度：1000ppmADI显影后检查AfterDevelopingInspection之缩写目的：检查黄光室制程;光阻覆盖对准曝光弓显影。发现缺点后，如覆盖不良、显影不良等即予修改(Rework)以维产品良率、品质。方法：利用目检、显微镜为之。1. AEI蚀刻后检查AEI即AfterEtchingInspection，在蚀刻制程光阻
3、去除、前反光阻去除后，分别对产品实施主检或抽样检查。2. AEI之目的有四：2-1提高产品良率，防止不良品外流。2-2到达品质的一致性和制程之重复性。2-3显示制程能力之指针。3. 2-4防止异常扩大，节省成本通常AEI检查出来之不良品，非必要时很少做修改。因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低之缺点。AirShower空气洗尘室进入洁净室之前，须穿无尘衣，因在外面更衣室之故无尘衣上沽着尘埃，故进洁净室之前须经空气喷洗机将尘埃吹掉。Alignment对准目的：在IC的制造过程中，必须经过6至10次左右的对准、曝光来定义电路图案，对准就
4、是要将层层图案精确地定义显像在芯片上面。方法：利用芯片上的对准键一般用十字键和光罩上的对准键合对为之方式：1.人眼对准，用光、电组合代替人眼，即机械式对准ALLOY/Sinter融合ALLOY之目的在使铝与硅基SILICONSUBSTRATE之接钢有OHMIIC特性，即电压与电流成线性关系。ALLOY也可降低接触的阻力值。AL/SI铝/硅靶此为金属溅镀时所使用的一种金属合金材料利用AR游离的离子，让其撞击此靶的外表，把AL/SI的原子撞击出来，而镀在芯片外表上，一般使用之组成为AL/SI（1%），将此当做组件与外界导线连接。AL/SI/CU铝/硅/铜金属溅镀时所使用的原料名称，通常是称为TAR
5、GET，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝1%硅.后来为了金属电荷迁移现象（ELECTROMIGRATION）故渗加0.5%铜降低金属电荷迁移ALUMINUM铝此为金属溅镀时，所使用的一种金属材料，利用AR离子，让其撞击此种材料做成的靶外表把AL原子撞击出来，而镀在芯片外表上，将此做为组件与外界导线之连接。ANGLELAPPING角度研磨ANGLELAPPING的目的是为了测量JUNCTION的深度，所作的芯片前处理，这种采用光线干预测量的方法就称之ANAGLELAPPING。公式为Xj=/NF，即JUNCTION深度等于入射光波长的一半与干预条纹数之乘积。但
6、渐渐的随着VLSI组件的缩小，准确度及精密度都无法因应，如SRP（SPREADINGRESISTANCEPRQBING）也是应用.ANGLELAPPING的方法作前处理，采用的方法是以外表植入浓度与阻质的对应关系求出JUNCTION的深度，精确度远超过入射光干预法。ANGSTROM埃是一个长度单位，其大小为1公尺的佰亿分之一，约人的头发宽度之伍拾万分之一。此单位常用于IC制程上，表示其层（如SiO2，POLY，SIN-）厚度时用。APCVD（ATMOSPRESSURE常压化学气相沉积APCVD为ATMOSPHERE（大气）,PRESSURE压力，CHEMICAL（化学）,VAPOR（气相）及D
7、EPOSITION（沉积）的缩写，也就是说，反应气体（如SIH4（g），PH3g,B2H6和O2g）在常压下起化学反应而生成一层固态的生成物（如BPSG）于芯片上。As75砷自然界元素之一。由33个质子.42个中子及75个电子所组成。半导体工业用的砷离子(As+)可由AsH气体分解而得到。.As是N-typedopant常用做N.场区空乏区及S/D植入。1. Ashing,Stripping电浆光阻去除电浆光阻去除，就是以电浆(Plasma)的方式将芯片外表之光阻加以去除。电浆光阻去除的原理系利用氧气在电浆中所产生之自由基(Radical)与光阻(高分子的有机物)发生作用，产生挥发性的气体，再
8、由邦浦抽走，到达光阻去除的目的。反应机构如下示:O+PRCO2;H2O;Polymerfragments，-电浆光阻去除的生产速率(throughput)通常较酸液光阻去除为慢但是假设产品经过离子植入或电浆蚀刻后外表之光阻或发生碳化或石墨化等化学作用，整个外表之光阻均已变质，假设以硫酸吃光阻无法将外表已变质之光阻加以去除.故均必须先以电浆光阻去除之方式来做。Assembly晶粒圭寸装以树脂或陶瓷材料将晶粒包在其中以到达保护晶粒，隔绝环境污染的目的，而此一连串的加工过程即称为晶粒圭寸装(Assembly)o封装的材料不同，其封装的作法亦不同，本公司几乎都是以树脂材料作晶粒的封装制程包括：芯片切割
9、晶粒目检晶粒上架(导线架，即Leadframe)焊线模压封装稳定烘烤(使树脂物性稳定)切框、弯脚成型脚沾锡盖印完成。以树脂为材料之IC通常用于消费性产品如电脑、计算横。而以陶瓷作封装材料之IC属于高信赖度之组件，通常用于飞弹、火箭等较精密的产品上。BackGrinding晶背研磨利用研磨机将芯片反面磨薄以便测试包装，着重的是厚度、均匀度、及反面之干净度。一般6吋芯片之厚度约20mil30mil左右，为了便于晶粒封装打线，故须将芯片厚度磨薄至10mil-15mil左右。Bake,Softbake,Hardbak烘培、软烤、预烤烘烤Bake：在机集成电路芯片的制造过程中，将芯片置于稍高温(60cC
10、250dC)的烘箱内或热板上均可谓之烘烤。随其目的不同，可区分为软烤(Softbake)与预烤(Hardbake)。软烤(Softbake):其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片之附着力。预烤(Hardbake):又称为蚀刻前烘烤(pre-etchbake，主要目的为去除水气，增加光阻附着性,尤其在湿蚀刻(wetetching)更为重要，预烤不全常会造成过蚀刻。BF2二氟化硼.一种供做离子植入用之离子。.BF2+是由BF3气体经灯丝加热分解成:B10，B11，F19，B10BF2，B11F2经Extraction拉出及质谱磁场分析后而得到。是一种
11、p-type离子，通常用做VT植入层及S/D质植入。BOAT晶舟BOAT原意是单木舟。在半导体IC制造过程中，常需要用一种工具作芯片传送，清洗及加工，这种承载芯片的工具，我们称之为BOAT。一般BOAT有两种材质，一是石英，另一是铁氟龙。石英BOAT用在温度较高（大于300C）的场合。而铁氟龙BOAT则用在传送或酸处理的场合。B.O.E.缓冲蚀刻液B.O.E.是HF与NH4F依不同比例混合而成。6:1BOE蚀刻即表示HF:NH4F=1:6的成份混合而成。HF为主要的蚀刻液，NH4F则做为缓冲剂使用。利用NH4F固定H的浓度，使之保持一定的蚀刻率。HF会侵蚀玻璃及任何硅石的物质，对皮肤有强烈的腐
12、蚀性，不小心被溅到，应用大量冲洗。BondingPac焊垫焊垫-晶粒用以连接金线或铝线的金属层。在晶粒封装（Assembly）的制程中，有一个步骤是作焊线;即是用金线（塑料包装体）或铝线（陶瓷包装体）将晶粒的线路与包装体之各个接脚依焊线图（BondingDiagram）连接在一起，如此一来，晶粒的功能才能有效地用。由于晶粒上的金属线路的宽度及间隙都非常窄小（目前TI-Acer的产品约是0.5微米左右的线宽或间隙），而用来连接用的金线或铝线其线径目前由于受到材料的延展性及对金属接线强度要求的限制，祇能做到1.0-1.3mill（25.433微米）左右。在此情况下要把二、三十微米的金属线直接连接到
13、金属线路间距只有0.5微米的晶上，一定会造成多条铝路的桥接，故晶粒上的铝路，在其末端皆设计成一个4mil见方的金属层，此即为焊垫，以作为接线用。焊垫通常分布在晶粒之四个周边上（以利封装时的焊线作业），其形状多为正方形，亦有人将第一焊线点做成圆形，以资识别。焊垫因为要作接线其上的护层必须蚀刻掉，故可在焊垫上清楚地看到开窗线。而晶粒上有时亦可看到大块的金属层，位于晶粒内部而非四周，其上也看不到开窗线，是为电容。Boron硼自然界元素之一，由五个质子及六个中子所组成、所以原子量是11。另外有同位素，是由5个质子及5个中子所组成，原子量是10,（B10），自然界中这两种同位素之比例是4:1,可由磁场质
14、谱分析中看出。是一种p-type离子B11+，用来做场区、井区、VT及S/D植入。BPSG含硼及磷的硅化物BPSG乃介于POLY之上，METAL之下，可做为上下二层绝缘之用，加硼、磷，主要目的在使回流后的STEP较平缓，以防止METALLINE溅镀上去后，造成断线。BREAKDOWNVOLTAGE崩溃电压反向P-N接面组件所加之电压为P接负而N接正，如为此种接法则当所加电压通在某个特定位以下时反向电流很小，而当所加电压大于此特定位后，反向电流会急遽的增加，此特定值也就是吾人所谓的崩溃电压(BREAKDOWNVOLTAGE)一般吾人定义反向P+-N接面之反向电流为1UA时之电压为崩溃电压在P+-
15、N或为N+-P之接回组件中崩溃电压，随着N(或者P)之浓度之增加而减小。Burnin预烧试验预烧(Burnin)为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。预坏试验的作法，乃是将组件(产品)置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式(FailureMode)提早显现出来，到达筛选、剔除早期夭折产品之目的。预烧试验分为静态预烧(StaticBurnin)与动态预烧(DynamicBurnin)两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。而后者除此外并有仿真
16、实际工作情况的讯号输入，故较接近实际况，也较严格。基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就祇作抽样(部分)的预烧试验，通过后才货。另外，对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行。当然，具有高信赖度的产品，皆须通过百分之百的预烧试验。CAD电脑辅助设计CAD:ComputerAidedDesign电脑辅助设计，此名词所包含的范围很广。可泛称一切以电脑为工具所进行之设计；因此不仅在IC设计上用得到，建筑上之设计，飞机、船体之设计，都可能用到。在以往电脑尚未广泛应用时，设计者必须以有限之记亿、经验来进行设计。可是有了所谓CAD后我们把一些常用
