《型半导体材料的设计与性能分析》由会员分享，可在线阅读，更多相关《型半导体材料的设计与性能分析（11页珍藏版）》请在金锄头文库上搜索。
1、景德镇陶瓷学院半导体课程设计报告 设 计 题 目 n型半导体材料的设计与性能分析 专业班级 姓名 学号 指 导 教 师 完 成 时 间 一杂质半导体的应用背景半导体中的杂质对电离率的影响非常大，本征半导体经过掺杂就形成杂质半导体，半导体中掺杂微量杂质时，杂质原子的附近的周期势场的干扰并形成附加的束缚状态，在禁带只能够产生的杂质能级。能提供电子载流子的杂质称为施主杂质，相应能级称为施主能级，位于禁带上方靠近导带底附近。一、N型半导体在本征半导提硅（或锗）中掺入微量的5价元素，例如磷，则磷原子就取代了硅晶体中少量的硅原子，占据晶格上的某些位置。 磷原子最外层有5个价电子，其中4个价电子分别与邻近4
2、个硅原子形成共价键结构，多余的1个价电子在共价键之外，只受到磷原子对它微弱的束缚，因此在室温下，即可获得挣脱束缚所需要的能量而成为自由电子，游离于晶格之间。失去电子的磷原子则成为不能移动的正离子。磷原子由于可以释放1个电子而被称为施主原子，又称施主杂质。在本征半导体中每掺入1个磷原子就可产生1个自由电子，而本征激发产生的空穴的数目不变。这样，在掺入磷的半导体中，自由电子的数目就远远超过了空穴数目，成为多数载流子（简称多子），空穴则为少数载流子（简称少子）。显然，参与导电的主要是电子，故这种半导体称为电子型半导体，简称N型半导体。二、P型半导体在本征半导体硅（或锗）中，若掺入微量的3价元素，如硼
3、，这时硼原子就取代了晶体中的少量硅原子，占据晶格上的某些位置。硼原子的3个价电子分别与其邻近的3个硅原子中的3个价电子组成完整的共价键，而与其相邻的另1个硅原子的共价键中则缺少1个电子，出现了1个空穴。这个空穴被附近硅原子中的价电子来填充后，使3价的硼原子获得了1个电子而变成负离子。同时，邻近共价键上出现1个空穴。由于硼原子起着接受电子的作用，故称为受主原子，又称受主杂质。在本征半导体中每掺入1个硼原子就可以提供1个空穴，当掺入一定数量的硼原子时，就可以使半导体中空穴的数目远大于本征激发电子的数目，成为多数载流子，而电子则成为少数载流子。显然，参与导电的主要是空穴，故这种半导体称为空穴型半导体
4、，简称P型半导体。由于本征载流子浓度随温度的迅速变化，用本征材料制作的器件性能很不稳定，所以制造半导体器件需用含适当杂质的半导体材料。 从20世纪70年代到现在，杂质掺杂主要是由高温的扩散方式来完成，杂质原子通过气相源或掺杂过的氧化物扩散或淀积到基体的表面上，这些杂质浓度将从表面逐渐下降，而杂质分布主要是由高温与扩散时间来决定的。在半导体中，杂质对电导率的影响非常大，本征半导体经过掺杂就形成杂质半导体，一般可分为N型半导体和P型半导体。半导体中掺入微量杂质时，杂质原子附近的周期势场受到干扰并形成附加的束缚状态，在禁带中产生附加的杂质能级。能提供电子载流子的杂质称为施主杂质，相应能级称为施主能级
5、，位于禁带上方靠近导带底附近。相应地，能提供空穴载流子的杂质称为受主杂质，相应能级称为受主能级，位于禁带下方靠近价带顶附近。对于该半导体材料的性能要求是工作温度区间在300500K之间；饱和区杂质要完全电离，即磷的浓度在10113*1017cm-3）的范围内；电导率相比于本征半导体增加非常大；载流子浓度保持等于杂质浓度。 二参数说明表1 Si半导体材料的性质性质符号材料Si本征载流子浓度（cm）1.02*1010杂质电离能（）0.044电子有效质量1.062m0禁带宽度（），300K1.1242基态简并度2施主浓度3*1017态密度有效质量m0电子1.062空穴0.591注该数据来源于 刘恩科
6、、朱秉升、罗晋生编著，半导体物理学，电子工业出版社，2008年第七版。表2 物理常数名称数值波尔兹曼常数k01.380*10-23J/K电子伏特 1.602*10-19J普朗克常量h6.625*10-34Js电子静止质量m09.108*10-31kg室温（300K）的k0T值0.026热力学零温度0K-273.16 三性能指标分析（1) 杂质全部电离温度 式中 D-未电离施主占施主杂质数的百分比 施主浓度 k0波尔兹曼常数 M*n电子有效质量 h普朗克常量 施主能级 T温度利用上述关系式对不同的和，可以决定杂质基本上全部电离（90)所需的温度。=3*1017，=0.044eV，k0=1.380
7、*10-23J/K，=1.062m0，m0=9.108*10-31kgD-=10,=6.625*10-34Js带入式得：T300K（2） 载流子浓度分析1. 低温弱电离区 当温度很低时，大部分施主杂质能级仍为电子所占据，只有很少量的施主杂质发生电离，导带中的电子全部由电离施主杂质所提供。P0=0,no=n+D,因此： 式中 导带的有效状态密度 导带底能量 费米能级上式 即为杂质电离是的电中性条件。因远比小，所以，则式简化为： 上式 说明，低温弱电离区费米能级与温度杂质浓度以及掺入何种杂质原子有关。 E EC EF ED T NC=0.11ND（1）低温弱电离区 EF 与 T 的关系将费米能级对
8、温度求微商得： 图（1）可以看出T0K时，0，开始为,EF上升很快。随着的增大，不断减小，EF随温度升高而增大的速度变小。当温度上升使得时，达到极值。因此杂质含量越高，达到极值的温度也越高。当温度再升高时，EF开始下降。2. 中间电离区 温度继续升高，当后，式中的第二项为负值，这时下降至以下。当温度升高使=时，则，施主杂质有1/3电离。3. 强电离区 当温度升高至大部分杂质都电离时，这时，有，E位于之下。 由上式可知，由温度和施主杂质浓度所决定。4. 过渡区 当半导体处于饱和区和完全本征激发之间时，导带中的电子一部分来源于全部电离的杂质，另一部分则由本征激发提供，价带中产生一定量空穴电中性条件
9、为： 式中 导带中电子浓度 价带中空穴浓度 已全部电离的杂质浓度 式中 禁带中部位置 本征载流子浓度在一定温度时，如果已知及，就能算出，从而算出（-）。当很小时，-也很小，即接近，半导体接近于本征激发；当很大时，则-也很大，接近于饱和区。5. 高温本征激发区 当温度足够高时，本征激发产生的本征载流子数远多于杂质电离产生的载流子数，这时的电中性条件是。接近于禁带中线，载流子浓度随温度升高而迅速增加。 n n ni 0 200 400 600 T(K)图（2）n型Si中电子浓度n与温度T的关系图（2）是掺p的n型硅的电子浓度与温度的关系曲线，可知，在低温时，电子浓度随温度的说过而增加。温度升高10
10、0K时，杂质全部电离，温度高于500K后，本征激发开始起主要作用。所以温度在100500K之间杂质全部电离，载流子浓度基本上就是杂质浓度。（3）材料饱和区特征1. 饱和区的温度范围 对于掺P的Si，掺杂浓度在（5*10153*1017)cm-3范围内，其对应的温度范围为：,，即： 由上 两式得该饱和区的温度范围为：300500K（4） 掺杂后性能改善分析1. 温度对载流子浓度的影响 当温度处于饱和区时，因施主杂质几乎完全电离，所以载流子的浓度，因此温度对载流子浓度几乎没影响。对比于本征半导体，杂质半导体具有稳定的工作区间，便于半导体在器件中使用。2. 电导率与载流子浓度的关系 10101010
11、10101010101010101010201819151617-314-21013-13210杂质浓度（cm-3）图（3）硅杂质半导体电阻率与杂质浓度的关对于n型半导体电阻率为： 式中 电子迁移率 q电子电荷300K时，由图（3）可看出轻掺杂时（杂质浓度10161018cm-3），载流子浓度近似杂质浓度，即nND,pNA,而迁移率随杂质的变化不大，可认为是常数。因而电阻率与杂质浓度成反比关系，杂质浓度越高，电阻率越小；当杂质浓度增高时，曲线偏离直线，原因是：一是杂质在室温下不能全部电离，二是迁移率随杂质浓度的增加将显著下降。 四工艺可行性分析1. 掺杂元素与晶体结构的匹配性 由于硅原子和磷原子的大小相近，并且它们的价电子壳层结构比较相近。所以磷在硅中都是替位式杂质。如下图（4）所示。正电中心图（4）P在晶体硅中的位置如图（4）所示，一个P原子占据了Si原子的位置，P是5价原子，其中4个价电子与周围的4个Si原子形成共价键，剩余一个价电子。并且P原子所在位置也多余一个正电荷+q，掺杂后其效果是形成一个正电中心和一个多余的价电子。由于这个价电子受到的束缚作用很弱，极小的能量就能使它挣脱束缚，成为“自由电子”在晶格中自由运动。实验测得该能量大小
