《电子设计自动化(eda)实验指导书》由会员分享，可在线阅读，更多相关《电子设计自动化(eda)实验指导书（52页珍藏版）》请在金锄头文库上搜索。
1、精品资料推荐电子设计自动化（EDA实验指导书前言近些年来，电子设计自动化（EDA技术发展迅速。一方面，各种大容量、高性能、低功耗的可编程逻辑器件不断推出，使得专用集成电路（ASIC）的生产商感受到空前的竞争压力。另一方面，出现了许多EDA设计辅助工具，这些工具大大提高了新型集成电路的设计效率，使更低成本、更短周期的复杂数字系统开发成为可能。于是一场ASIC与FPGA/CPLD争在所难免。然而PLD器件具有先天的竞争优势，那就是可以反复编程，在线调试。EDAK术正是这场较量的推动引擎之一。一般来说，EDA技术就是以计算机为平台，以EDAa件工具为开发环境，以HDL为设计语言，以可编程器件为载体，
2、以ASICSOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。设计者只需编写硬件描述语言代码，然后选择目标器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。整个过程，大部分工作由EDA软件完成。全球许多著名的可编程器件提供商都推出了自己的集成开发工具软件，如Altera公司的MAX+PLUS、QuartusII软件；Xilinx公司的FoundationISE软件，Lattice公司的ispExpert软件，Actel公司的Libero软件等。这些软件的推出，极大地促进了集算法设计、芯片编程、电路板设计于一体的ED世术的发展。另外，在以SOCK片为目标器件的电子
3、系统设计要求下，可编程器件的内部开始集成高速的处理器硬核、处理器软核、DSP莫块、大量的存储资源、高速的串行收发模块、系统时钟管理器、多标准的I/O接口模块，亦使得设计者更加得心应手，新一轮的数字革命由此引发。ED世术是一门实践性很强的学科，要培养出具有竞争力的一流IC设计人才，动手能力是关键。只有通过理论学习，加上现场实验，在使用软件编程加硬件调试的过程中真正获得锻炼，增长技能。ZY11EDA13BE实验系统采用主板加适配板加扩展板的灵活结构，可方便进行基于不同PLD芯片的实验开发，并易于升级，符合当前高校在此方面对人才培养的要求。我们相信，只要学生扎扎实实完成本实验系统的所有实验，并在此基
4、础上利用现有硬件资源开发出新的数字应用系统，学生的潜力会得到最大程度的发挥，对EDA技术的学习也会有质的飞跃，从而为推动我国数字系统设计技术的发展做出更大的贡献。本实验手册是我校电子设计自动化(EDA课程实验指导的主要依据。根据实验大纲要求，共包含8个实验，其中实验二、三、四为必做，实验五、六、七、八至少选做一个。I精品资料推荐目录实验一EDA软件的熟悉与使用1实验目的1实验内容1实验原理1实验步骤1实验报告1实验思考题2实验二1位全加器的设计3实验目的3实验内容3实验仪器3实验原理3实验注意事项4实验步骤4实验报告4思考题4实验三基本组合逻辑电路的VHDL真型6实验目的6实验内容6实验仪器6
5、实验原理6实验步骤12实验四基本时序逻辑电路的VHDL真型13实验目的13实验内容13实验仪器13实验原理13实验步骤31实验五Melay型有限状态机的设计32实验目的32实验内容32实验仪器32实验原理32iii精品资料推荐实验步骤34实验六ROMS计35实验目的35实验内容35实验仪器35实验原理35实验步骤36实验七键盘控制电路设计38实验目的38实验内容38实验仪器38实验原理38实验步骤40实验八交通灯实验41实验目的41实验内容41实验仪器41实验原理41实验步骤42附录一实验要求43附录二实验成绩的考核与评定办法44附录三实验项目设置与内容45#精品资料推荐实验一EDA软件的熟悉
6、与使用实验目的1熟悉ALTERA公司EDA设计工具软件QuartusII5.0。2熟悉ZY11EDA13BE型实验箱。实验内容1学习QuartusII5.0软件课件。2学习QuartusII5.0软件的安装，重要菜单命令含义。3熟悉ZY11EDA13BE型实验箱的结构与组成。4模仿课件中实例动手操作一遍，掌握采用QuartusII5.0软件设计流程。实验原理参考QuartusII5.0软件学习课件。实验步骤1在教师的指导下，学习软件课件。2由教师演示QuartusII5.0软件的安装，介绍菜单命令功能。3 参考课件实例，动手操作软件，按照流程做完从新建文件，编译，仿真，分配引脚等软件操作部分的
7、全过程。4 参考第一部分实验系统简介，熟悉ZY11EDA13BE型实验箱结构，组成，了解各模块的基本作用，了解主板I/O分布情况，认识液晶屏，并口连接器，晶振，JTAG接口，逻辑笔，跳线等器件或组件。实验报告1绘制出QuartusII5.0软件设计的详细流程图。2描述出QuartusII5.0软件是如何进行目标器件选择，I/O分配和锁定引脚的。3.描述出QuartusII5.0软件help菜单功能，如何有效的使用它。4写出系统主板的I/O口分布情况。5写出ZY11EDA13BE型实验箱拨码开关CTRL各档的作用。6描述出一个完整的实验流程。实验思考题1. QuartusII5.0软件支持那些器
8、件，该软件有什么局限性?2. QuartusII5.0软件使用中大小写字母是否有区别？3. 在进行一个完整的实验流程时应注意些什么？#实验二1位全加器的设计实验目的1 .掌握QuartusII5.0软件使用流程。2 .熟悉ZY11EDA13BE型实验箱的开关按键模块，LED显示模块。实验内容在QuartusII5.0软件中使用原理图输入法设计并实现一个1位全加器。实验仪器1 .ZY11EDA13BE型实验箱通用编程模块，配置模块，开关按键模块，LED显示模块。2 .并口延长线，JTAG延长线。(所有实验均包括，以下实验中均略去)。3 .安装QuartusII5.0软件的PC机。(所有实验均包括
9、，以下实验中均略去)。实验原理1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门(xnor为同或符合，相同为1,不同为0)来实现。先设计底层文件：半加器，再设计顶层文件全加器。(1)半加器的设计半力口器表达式：进位：co=aandb和：so=axnor(notb)力皿r(g!4g去 b俵计文件名30/匕 UT/UT 。海31铜山信弓笆半加器原理图如下：R标芯片(EPlK3OK2S-2)首脚由宿己号(2)全加器的设计全加器原理图如下:实验注意事项实验指导书中的所有实验内容都是针对主板系统的核心芯片EP1K30QC208-2来设计的，实验原理
10、中提供了管脚分配情况，管脚分配好后必须通过成功编译才可以下载配置。实验步骤1 .在QuartusII5.0软件中新建原理图文件，输入原理图，进行编译，仿真。2 .指定目标器件，并对编译通过的原理图分配管脚（可参考实验原理），分配完后再编译一次。3 .用并口延长线连接计算机机箱并口和实验箱并口插座，用JTAG延长线连接通用编程模块下载接口插座和配置模块核心芯片下载接口插座，接通实验箱电源，将实验箱电源按钮APW1,APW2按下，电源指示灯PL0-PL4亮。4 .下载配置文件f_adder.pof到目标芯片。5 .将拨码开关CTRL的（2）、（4）、（8）均设置为“ON。6 .拨位开关KD1、KD
11、2、KD3分别作为全加器a输入，b输入和进位c输入。LED1、LED2分别作为全加器进位和全加和。记录全加器的实验结果填入实验报告。灯亮表示1（高电平），灯灭表示0（低电平）。实验报告1 .列出半加器与全加器的真值表。如果实验室条件允许，打印半加器和全加器仿真波形图贴于实验报告中。2 .用文字描述出怎样实现层次化设计。3 .1位全加器的实现方法很多，画出其它方法的原理图。思考题1 .多位全加器就是在一位的原理上扩展而成的，设计出原理图输入的8位全加器2 .集成电路全加器芯片有7480、7483等，试述其内部结构是如何实现的？3 .参考全加器的设计思路设计出原理图输入的1位全减器。（提示：全加器
12、的设计是根据真值表来建立最简表达式，最简表达式应该是一些基本门电路，同样全减器的设计也是如此）。实验三基本组合逻辑电路的VHDL模型实验目的1掌握简单的VHDL程序设计。2掌握用VHDL对基本组合逻辑电路的建模。实验内容分别设计并实现缓冲器、选择器、译码器、编码器、移位器、全加器的VHDL模型。实验仪器ZY11EDA13BE型实验箱通用编程模块，配置模块，开关按键模块，LED显示模块。实验原理1三态缓冲器三态缓冲器(Tri-stateBuffer)的作用是转换数据、增强驱动能力以及把功能模块与总线相连接。在使用总线互连方式时，与总线通信的器件通常要通过三态缓冲器与总线相连。如果缓冲器的使能端e
13、n为1，则缓冲器的输入端in1的信号值被复制到输出端；如果缓冲器的使能端en为其它数值，则缓冲器的输出端为高阻态。三态缓冲器的输出端可以用线与的方式和其他缓冲器的输出端接在一起。下例20-1-1给出了三态缓冲器的VHDL源代码模型：精品资料推荐Litirarvitee;useieee-stdloxc1164.all;entitytristrfttebufferiapart(ini,en:in3tdlagie；;quci:口nt3td_lQgic);endtriscateinATierj国匚。hi匚u。匚uruw工。bufferof匚匚iocgtuEuff福工isbeginprocess(inlxen)beqinifen=111-thenoutl-inl;elseoutl;sei；insccl_lcigie_vecnorCldcwnco);ut1：outstiofficvect-orZdownto):endiriuxS;architectureaxemuxofmux3isbeginOUCl-;=ilLlurjienel=-00-elsein2when日口上=1Isein.3when.3&1=*10,*elsein4whengel-
