《集成电路系列》由会员分享，可在线阅读，更多相关《集成电路系列（3页珍藏版）》请在金锄头文库上搜索。
1、姓名：学号：班级：批阅老师:集成电路设计流程和发展趋势过去几十年集成电路发展迅速，成为发展最快的高新产业技术之一。而集成 电路设计又是集成电路研制中非常重要的一个环节，随着集成度的不断提高， 设计成本和设计周期已成为集成电路，尤其是VLSI产品研制成本和产品周期的 主要部分。集成电路设计是根据电路功能和性能的要求，在正确选择功能配置、 电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降 低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。 集成电路设计的最终输出结果是掩模版图，通过制版和工艺流片最终得到所需 的集成电路。集成电路一般分为数字集成电路、模拟集成电
2、路和数模混合集成电路三类。 由于后两类电路相应的EDA工具还不成熟，所以下面主要针对数字集成电路介 绍相应的设计流程。基于分层设计的思想，一般采用典型的自顶向下的设计过程，主要包括三个 阶段：功能设计；逻辑和电路设计；版图设计。一、功能设计功能设计是最高层级的设计，主要包括确定芯片的设计要求，进行功能块划 分和数据流、控制流设计，实现芯片功能。功能设计可以在寄存器传输级上进行。设计人员根据设计要求对芯片进行功 能划分；然后用寄存器传输级VHDL语言、Verilog语言等对各功能块及相互间 关系进行描述，并通过寄存器传输级模拟检查总体功能的正确性，若结果不满 意，需要修改设计然后重新进行模拟，重
3、复此过程，直到获得较满意的方案为 止。功能块划分的原则是既要使功能块之间的连线尽可能的少，接口清晰，又要 求各功能块规模合理，便于独立设计，在功能块最大规模选择时要考虑计算机 辅助设计软件能处理的级别。二、逻辑与电路设计完成功能设计后进行逻辑与电路设计。逻辑和电路设计就是确定满足一定逻 辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构，其输出为网表和逻 辑图或电路图。对于数字电路，如果是基于单元库的设计，功能设计完成后得到的寄存器传 输级描述可以通过逻辑综合软件，与适当的单元库结合，直接得到门级逻辑网 表（即元件之间的连接关系），然后再通过相应的逻辑模拟软件验证逻辑和时 序的正确性，完成逻辑
4、设计。对于某些难以用逻辑综合软件综合的电路，可以 在通过功能仿真后，由设计人员根据功能设计的结果对逻辑结构进行人工设计， 再通过原理图输入软件将其输入到计算机中，并通过逻辑模拟软件的模拟验证 完成逻辑设计。逻辑设计验证通过后，可以生成相应的测试向量，用于完成芯 片制备后的测试。三、版图设计版图设计就是根据逻辑与电路功能要求以及工艺水平要求设计出供光刻用的 掩模版图。目前大多数电路的设计是在单元库的基础上实现的，这不仅可以提高设计效率，还可以提高设计的正确性。版图设计过程主要包括版图生成和版图设计与验证。版图生成过程主要包括 布图规划和布局布线。布图规划就是对芯片版图进行总体规划布局，布图规划
5、的输入是层级网表，该网表描述了功能块之间的连接、功能块中的逻辑单元及 逻辑单元端口，布图规划的输出是物理描述。布图规划主要完成的工作有：在 芯片上安置功能块，初步确定功能块的面积形状和相对位置;确定I/O 口的位置、 电源压焊块的位置和数量；初步确定芯片的面积和形状；产生布线网络，规划 电源、地线以及数据通道分布；初步确定时钟位置及分布；可估算互连延迟， 分析布线拥挤通道。布图规划总的目的就是减小芯片的面积，降低延迟。布图规划完成后开始布局布线。布局是根据级别最低的功能块中各基本单元 之间的连接关系或高级别功能块中各小功能块之间的连接关系，分配各基本单 元或较小功能块的位置，使芯片面积尽可能的
6、小。布线是进行单元间或功能块 之间的连接，合理分配布线空间，是布线均匀，且布通率要达到100%。版图生成后，必须用EDA工具进行版图检查和验证。主要包括对版图进行几 何设计规则检查、电学规则检查、版图与原理图一致性检查和后仿真。其中一 致性检查是指从版图中提取网表与逻辑设计的进行比较，检查两者是否一致。 后仿真是将版图中的寄生参数和实际版图参数提取出来，计算出延迟后加入到 门级网表中，重新进行模拟，以验证版图设计完成后的电路功能的正确性和时 序性能，主要考虑寄生量的影响，尤其是连线延迟，若不符合设计要求，则需 要调整设计的某些部分，可能会回到逻辑级、甚至行为级设计进行调整。上述 过程需要反复迭
7、代，直到获得满意的结果。至此，设计工作基本完成，版图数据送交制版中心制作光刻掩膜板，然后进 行工艺流片。完成流片以后，结合设计中产生的测试向量，通过测试仪对芯片 进行测试分析及成品筛选，最后将所涉及的电路生产成型。集成电路设计是一个充满机遇同时也充斥着挑战的领域，设计人员可以根据 具体的系统制定不同的设计策略，使设计效率达到最佳。但设计策略又与EDA 工具发展密切相关，随着EDA工具不断的向前发展，设计人员可以从繁琐的低 层次设计中解放出来，有更多的精力从事高层次设计。随着集成电路特征尺寸 不断缩小，超深亚微米集成电路的设计更加突出对速度、功耗等的考虑以及多 方面性能折衷。另一方面，集成电路技
8、术向系统芯片发展，系统芯片的设计和 实现方兴未艾。这些都是集成电路设计的发展趋势，下面就系统芯片做一些详 细描述。集成电路虽然很高端，但它仅是一种半成品，只有装入整机系统才能发挥作 用。IC芯片是通过印刷电路板（PCB）等技术实现整机系统的，问题在于虽然 IC的速度可以很高、功耗可以很小，但是PCB板中IC芯片间连线的延时、PCB 板可靠性以及重量等因素的限制，整机系统的性能受到了很大的限制。随着系 统向高速度、低功耗、低电压和多媒体、网络化、移动化的发展，系统对电路 的要求越来越高，同时由于IC设计与工艺水平的提高，集成度与规模越来越大， 已经可以将一个系统集成为一个芯片。系统芯片SOC或集
9、成系统IS与IC设计思想是不同的。IS是从整个系统的角 度出发，把处理机制、模型算法、芯片结构、各层次电路甚至器件的设计紧密 结合起来，在单个或少数几个芯片上完成整个系统的功能。很多研究表明，由 于IS设计能够比IC设计综合并全面的考虑整个系统的各种情况，可以在同样的 工艺条件下实现更高性能的系统指标。例如完成同样功能的芯片IS设计比IC设 计所需要的晶体管数目少12个数量级。集成系统的实现关键之一是建立功 能模块和子系统IP块，这种IP库与传统的单元路不同，知识含量更高，规模更 大，CPU、运算器、存储器等都可以是IP模块。微电子技术从IC向IS转变不仅是一种概念上的突破，同时也是信息技术发
10、展 的必然结果。IS设计势必成为2 1世纪另一场微电子产业的技术革命。但是SOC 技术在给各个应用领域带来速度快、体积小、重量轻、结构简单等诸多优点时， 也遇到了巨大挑战。如由其结构造成的L3 (Long Lossy Line)问题、电磁兼 容问题、大功耗问题和可测性问题、混合制造工艺造成的工艺复杂性问题、生 产成本问题等，大大限制了 SOC技术的发展。为解决这些问题，人们提出了 SiP (System in Package)的解决方法，将SiP作为降低SOC制造成本和减 少其复杂性的替代品。SiP技术允许将不同种类的器件集成在一个小的封装内， 包括在基片上的嵌入式器件和三维芯片堆积方式。对于
11、SiP结构，特殊的功能 可以特殊的设计，既能保持高带宽、低延时的优势，又能减小芯片到芯片之间 的总线电容，从而达到大幅度减小系统功率和热耗散的目的。可以预见，在未 来某段时间里，将出现SOC与SiP并存的局面，在某些领域SiP将是SOC的 一个最佳替代技术，同时为集成电路的设计提供更大的方便！参考文献1 张兴，黄如，刘晓彦.微电子学概论.北京大学出版社，20102 杨之廉.超大规模集成电路设计方法学导论.清华大学出版社，19993 焦慧芳，贾新章SOC系统设计技术发展与挑战，20044 An Industrial Perspective ofPower-aware Reliable SoC Design,2008
