《四路抢答器电路组成及工作原理含电路图》由会员分享，可在线阅读，更多相关《四路抢答器电路组成及工作原理含电路图（2页珍藏版）》请在金锄头文库上搜索。
1、电路组成及工作原理四路竞赛抢答器总电路原理图如图 1 所示。图1 四路竞赛抢答器原理图1 抢答器电路原理：如图 2，IO1，IO2，IO3，IO4 分别为抢答器按钮的输入端，开始抢答，假设 101抢答成功，通过四D触发器输出Q=1, Q =0,而Q2 =Q3 =Q =1,通过四输 入与非门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输 出低电平，此时四D触发器处于保持状态，并且其他按钮的输入不起作用，101的抢答信号被锁存。此时LED1发光并且蜂鸣器发出响声。其他抢答按钮同理。图 2 抢答器部分电路图2. 计时电路原理：计时电路为两片74LS160用置数法构成的31进制计数器，
2、因为可以为了让答 题者直观的看到30S这个时间点，所以设置了 31进制的计数器。两片的四个输入 端均接低电平，两片的输出端分别接七段译码管直接显示数字，高位的 74LS160 芯片的QQ接到一个二输入的与非门（U8A输出到计数器的LD端、三输入与非 门端、反相器端。输出到LD端是为了构成31进制计数器，当高位变为3时，计 数器置0。输出到三输入与非门（U9A和时钟脉冲、开关的电平信号一起输入到 与非门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无 论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输 入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，凭借这样的 类似锁存的电路，就可以控制计时的开始与暂停。而当时间到了30s时，U8A输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个反相器输出到蜂鸣器，蜂鸣器发出响声。图 3 计时器电路3.555 函数发生器：输出高电平时间： T1=(R1+R2)Cln2输出低电平时间： T2=R2Cln2振荡周期： T=(R1+2R2)Cln2图 4 555 函数发生器
