《时序逻辑电路习题》由会员分享，可在线阅读，更多相关《时序逻辑电路习题（8页珍藏版）》请在金锄头文库上搜索。
1、WORD格式可编辑触发器一、单项选择题： 对于D触发器，欲使Q+1=Q，应使输入D=A、0B、1C、QD、对于T触发器，若原态Q=0,欲使新态Q+1=1，应使输入T=。A、0B、1C、Q(4) 请选择正确的RS触发器特性方程式。A、“亠.B、去C.(约束条件为-：)(5) 请选择正确的T触发器特性方程式。A、B、： 11C、D l(6) 试写出图所示各触发器输出的次态函数(Qn+1)。专业知识整理分享A、B、C、D(7) 下列触发器中没有约束条件的是A、基本RS触发器 B、主从RS触发器C、同步RS触发器D、边沿D触发多项选择题:(1) 描述触发器的逻辑功能的方法有。A、状态转换真值表B、特性
2、方程C、状态转换图D状态转换卡诺图 欲使JK触发器按Q+1=Q工作，可使JK触发器的输入端A J=K=O B、J=Q,K=_C、J,K=Q D、J=Q,K=O(3) 欲使JK触发器按Q+1=0工作，可使JK触发器的输入端。A J=K=1B、J=O,K=OC、J=1,K=OD、J=O,K=1 欲使JK触发器按Q+1=1工作，可使JK触发器的输入端。A、J=K=1B、J=1,K=OC、J=K=O D、J=O, K=1三、判断题：(1) D触发器的特性方程为 Q+1=D,与Q无关，所以它没有记忆功能。()(2) 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。() 主从JK触发器、边沿J
3、K触发器和同步JK触发器的逻辑功能完全相同。()(8) 同步RS触发器在时钟CP=O时，触发器的状态不改变()。(9) D触发器的特性方程为Cf=D,与Q无关，所以它没有记忆功能()。(10) 对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次 ( )四、填空题：(1) 触发器有()个稳态，存储8位二进制信息要()个触发器。(2) 在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的()，触发方式为()式或(式的触发器不会出现这种现象。按逻辑功能分，触发器有()、()、()、( )、()五种。(4)触发器有()个稳定状态，当：一=0, 一=1时，称为()状态。时
4、序逻辑电路一、单项选择题： 某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ数据从输入端到达输出端被延迟多长时间？A、128(1 sB、256 i sC、512 i sD 10241 s(3) 4个触发器构成的8421BCD3计数器共有()个无效状态。A 6 B、8 C、10 D、4(4) 四位二进制计数器模为A、小于16 B、等于16 C、大于16 D、等于10(5) 利用异步预置数端构成N进制加法计数器，若预置数据为0,则应将()所对应的状态译码后驱动控制端。A N B、N-1C、N+1(7) 采用集成中规模加法计数器74LS161构成的电路如图所示，选择正确答案。A、十进制加
5、法计数器B、十二进制加法计数器C、十五进制加法计数器D七进制加法计数器(8) 采用74LS90异步分频十进制计数器构成的电路如图所示A、七进制加法计数器B、十二进制加法计数器C、十五进制加法计数器D六进制加法计数器,选择正确答案(9) 指出下列各种触发器中，不能组成移位寄存的触发器。A、基本RS触发器B、同步RS触发器C、主从JK触发器D维持阻塞D触发器二、判断题：(1) 同步时序电路由组合电路和存储器两部分组成。(2) 同步时序电路具有统一的时钟CP控制。(3) 异步时序电路的各级触发器类型不同。()(4) 环形计数器如果不作自启动修改，则总有孤立状态存在。(5) 设计一个同步、模为五的计数
6、器，需要5个触发器(三、填空题(6小题,共7.5分)(1)寄存器按照功能不同可分为两类：()寄存器。时序逻辑电路按照其触发器是否有统一的时钟控制分为( 时序电路和()时序电路。(3) 表示时序逻辑电路功能的方法主要有：( )、( )、()等。)( )寄存器和)、)和)个触发器。(4) 寄存器要存放n位二进制数码时，需要(（5）个N进制计数器也可以称为（）分频器。（6）数字电路按照是否有记忆功能通常可分为两类：（）、（发器可存放（）是组成寄存器和移位寄存器的基本单元电器，而一个触）位二进制代码，一个n位的数码寄存器和移位( )寄存器需由（8）4位移位寄存器，经过（ 数据全部串行输入到寄存器内,
7、出端依次输出该4位数据。）个触发器组成。）个CP脉冲后可将4位串行输入再经过（）个CP可以在串行输四、解答题:D触发器组成的同步计数电路如图所示。分析电路功能，画出电路的状态转换图。说明电路的特点是什么（1）JK触发器组成图所示电路。分析该电路是几进制计数器？画出电路的状态转 换图。 分析图给出的电路，说明这是多少进制的计数器，两片之间多少进制。74LS161 的功能表见题5.10。 试用JK触发器和门电路设计一个同步七进制加法计数器，并检查能否自启 动。(6) 试用上升沿触发的D触发器和与非门设计一个自然态序四进制同步计数器 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，
8、 画出电路的状态转换图，说明电路能否自启动。(8)图(a)所示电路由计数器和组合电路两部分组成，测得在CP作用下计数器3个输出端A、B C的波形及组合电路的输出端 P的波形如图(b)所示。 计数器是几进制的？属加法计数器还是减法计数器？(以C为高位) 根据波形图(b)设计图(a)中的组合电路，实现P的功能。列出真值表，用卡诺 图化简法得到最简与或式，然后用尽量少的与非门实现该电路EpiTLrLrLrLrLRTLrLan_BI_C p(9)试分析图题所示的计数器电路说明是几进制计数器6P1口 九进制计数器； 十二进制计数器。(11)采用JK触发器组成电路，得到如图所示的输出波形 试问需要几个触发器。 设计该电路。 检验该电路能否自启动廿 _TLrLrLTLrLn_n_
