《数电课程设计报告多功能数字钟电路设计与制作》由会员分享，可在线阅读，更多相关《数电课程设计报告多功能数字钟电路设计与制作（13页珍藏版）》请在金锄头文库上搜索。
1、 多功能数字钟电路设计与制作课程设计报告班 级： 建筑设施智能技术二班姓 名： * 学 号： * 指导教师： * 2010年 11月 19日目 录一、 内容摘要3二、 设计内容及要求3三、 总设计原理3四、 单元电路的设计61、 基于NE555的秒方波发生器的设计52、 基于74LS160的1260进制计数器的设计73、 校时电路的设计9五、 设计总电路图10六、 主要仪器及其使用方法10七、 设计过程中的问题及解决方案10八、 心得体会12九、 附录13多功能数字钟的电路设计与制作一、内容摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无
2、机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。它可以实现数字电子时钟功能、仿电台整点报时功能、定时功能这三项基本功能。二、设计内容及要求： 基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。扩展功能：定时控制，其时间自定；仿广播电台正点报时自动报正点时数。三、总设计原理：时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路振荡器分频器定时控制仿电台报时整点报时主体部分扩展 部分（1）数字电子计时器组成原理 图1数字电
3、子计时器的结构框图（2）用74LS160实现12进制计数器CLKD0 D1 D2 D3CLKETEPQ0 Q1 Q2 Q3CLDRD74LS160D0 D1 D2 D3CLKETEPQ0 Q1 Q2 Q3CLDRD74LS160111图2 用整体置零法构成的12进制计数器（3）校时电路当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。校时可采用快校时和慢校时两种方式。校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。图3中C1、 C2用于消除抖动。至时个位计数
4、器至分个位计数器分十位进位脉冲秒十位进位脉冲3.3KW3.3KWC2 S2C1 S1C1=C2=0.01mF+5V校时脉冲 图3 校时电路4、时基电路 图4 由555定时器构成的多谐振荡器5、定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置进行控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。例如，要求上午7点59分发出闹时信号，持续时间为1分钟。7时59分对应数字钟的时计数器的状态为（Q3Q2Q1Q0）H1=0111，分十位计数器的状态为（Q3Q2Q1Q0）M2=0101，分个位计数器的状态为（Q3Q2Q1Q0）M1=1001。若将上述计数器输出为
5、“1”的所有输出端经过与门电路去控制音响电路可以使音响电路正好在7点59分响，且持续时间1分钟停响。所以闹时控制信号Y的表达式为：Y=（Q2Q1Q0）H1（Q2Q0）M2（Q3Q0）M1如果用与非门和集电极开路门电路实现，上式可改写为：+5VQ0Q2Q0分十位Q3Q0分个位1KY时十位Q1Q2 图5 定时控制电路6、仿电台正点报时电路仿电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出声响，以最后一声高音结束的时刻为正点时刻。设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们
6、的持续时间为1秒。根据以上设定可得到电台正点报时时的分十位状态Q2M2Q0M2=11（0101），分个位的状态为Q3M1Q0M1=11（1001），秒十位状态为Q2S2Q0S2=11（0101），秒个位的状态为Q0S1=1（1、3、5、7、9）。而发低音还是高音只与秒个位有关，根据设定可列表如表1所示：由表中的状态可总结出如下结论：秒个位的第三位Q3S1可用来作为鸣低音或高音的控制信号，即Q3s1=0时，输入500Hz的低频信号至音响电路Q3S1=1时，输入1kHz的高频信号至音响电路。表1 正点报时状态功能表CP（秒）Q3S1 Q2S1 Q1S1 Q0S1功能CP(秒)Q3S1 Q2S1 Q
7、1S1 Q0S1功能500 0 0 0560 1 1 0停510 0 0 1鸣低音570 1 1 1鸣低音520 0 1 0停581 0 0 0停530 0 1 1鸣低音591 0 0 1鸣高音540 1 0 0停000 0 0 0停550 1 0 1鸣低音三、单元电路的设计：1、基于NE555的秒方波发生器的设计用NE555芯片以及外围电路搭建成一个多谐振荡器，通过设计外围电路的参数输出方波频率为1Hz，故称为秒方波发生器。由于脉冲的占空比对系统的影响不大，故把占空比设计为1/3。输出方波用作计数器及D触发器的clk信号。NE555定时器引脚图如图1所示，脉冲频率公式：f=1（R1+2R2）
8、C2选择R1=47K，R2=47K，RV1=2K，C=10F，形成电路图如图2所示：图6图7秒脉冲发生器（2）基于74ls160的1260进制计数器的设计A、数字钟的秒和分位都是从0到60循环计数的，所以可以用用异步清零法设计60进制计数器作为秒和分的计数器。具体电路图如下 图8 74LS160引脚图 图9采用异步清零法设计60进制计数器图10采用同步置数法设计12进制计数器（3）校时电路的设计当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。校时可采用快校时和慢校时两种方式。校时脉冲
9、采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。图3中C1、 C2用于消除抖动。当按钮一直按下的时候，输入的时钟脉冲可以一直通过与非门组成的逻辑电路输出，将输出接到计数器的计数脉冲上就可以实现快校时。 图11 校时电路四、总电路设计图图12 总电路图五、主要仪器及其使用方法主要仪器有：稳定电源，剥线钳，数字万用表，数字通用版，电烙铁，镊子等。其中稳定电源由函数信号发生器提供。使用电烙铁时注意不要手直接触摸。六、设计过程中的问题及解决方案1、仿真软件：本实验选用multisim软件以及protues软件相互辅助完成软件进行仿真。 （1）合理选用芯片以及电阻电容multisim
10、软件中的芯片以及电阻电容等各种器件丰富，但是实验室不一定有仿真图中使用过的元器件，所以设计电路时要考虑实验室是否有这些元器件。（2）总体仿真结果不对时，针对仿真各个环节从底层开始中检测输出数据仿真过程中，用计算所得的555参数进行连接电路，最终检测到得秒脉冲幅值太小，不足以触发74ls160进行计数，改用protues软件进行仿真可以实现。所以在multisim中用函数信号发生器代替555发生的秒脉冲进行仿真，便可以显示结果。（3）multisim中仿真时间与实际时间的差别对电路总体进行仿真时，发现仿真过程中秒的跳转要很长时间，跟实际中的1s中差距很大，但是秒计数脉冲是由1HZ的函数发生器产生
11、的，后来了解到这是由于multisim中仿真步进时间设置的关系，仿真时间与实际时间并不是同步的，这并不会影响实际焊接电路后的计数时间，也就是说实际焊接后秒的跳转仍然是设定的1s。2、焊电路板过程中的问题（1）芯片的布局不仅要讲求美观更要讲求电路连接的方便性。首先选定地线和电源正极线，然后规划大体芯片布局，从上到下逐级布局，最上面放置数码管，下一排放置74LS48译码芯片，第三排放置74LS160计数器，第四排放置各种与非门。最后根据电源线的分布以及芯片电源引脚以及其他需要接电源线的引脚进行合理调整，争取连线最短最少。（2）合理利用万能版要学会利用这块万能板的走线，比如板子过孔都是三个过孔相连的
12、，把同一个节点的所有连线均匀地分布在这三个相连的过孔上。仿真的时候我们可以把很多线连载一个小小的节点上，但是实际焊万能板的时候却不能这样，因为每个导线或者芯片的引脚都是有一定体积的，焊接之前必须充分考虑到这一点。每隔留个过孔就又两行铜线，只要对这些铜线稍加处理就能使它们变成电源线和地线。由于每块芯片都必须接电源线和地线，所以好好利用者写平行的铜线同样能够起到减少飞线的效果。（3）标记芯片管脚实际上在万能板上焊接东西是一个比较麻烦的也考验焊接者耐心的事情，但是我们稍稍对板子做一些优化就能简化我们焊接的过程。比如固定好每块芯片的管座以后在管脚旁边标好引脚的标号，这样能够帮助我们更加准确的把每根导线
13、焊道它该焊到的地方，同时也减少了我们看电路图纸的频率，节约了时间，减小了错误焊接的概率。（4）合理安排焊接顺序整个数字钟最核心最基础的部分应当是秒脉冲的产生了。如果秒脉冲发生器没有连接号，真个电路就不会有任何结果。所以首选选择焊接秒脉冲发生器。之后再按照设计的总体电路图，从底层开始逐层连接。（5）严格按照电路图标号接线 有的芯片比如与非门芯片、非门芯片等，一块芯片中就有多个逻辑门，很多同学喜欢随意使用其中的逻辑门，而我想说的是我们一定要按照仿真图上面的标号选择逻辑门。这样做是非常有道理的，因为数字电子课程设计用到了大量的数字芯片，自然连线会非常多，我们很可能会不记得那根线连到了芯片的那个引脚，一旦不记得了我们得重新在密密麻麻的导线束中跟踪某跟导线的走势，这样做是非常消耗时间
