《CPU光刻技术分析与展望 zuoye》由会员分享，可在线阅读，更多相关《CPU光刻技术分析与展望 zuoye（21页珍藏版）》请在金锄头文库上搜索。
1、.光刻技术分析与展望西安电子科技大学微电子学院14081081鲁镝摘要：光刻在半导体集成电路制造工艺中，无论是从占用的资金、技术还是人员来看，都有举足轻重的地位。光刻工艺的发展历史就是集成电路的发展历史，光刻技术的发展现状就是集成电路的发展现状，不论是最低端的，还是今天最为先进的集成电路制造，光刻技术水平始终决定着集成电路的生产水平。关键词：光刻曝光分辨率EUV极端紫外光源引言：30多年以来，集成电路技术的发展始终是随着光学光刻技术的不断创新所推进的。在摩尔定律的驱动下，光学光刻技术经历了接触接近(Aligner)、等倍投影、缩小步进投影(Stepper)、步进扫描投影(Scanner)曝光方
2、式的变革(见图l所示)，曝光波长由436nm的h线向365nm的i线、继而到248nm的KrF05m、035m、01m、90nnl、65nm、45nnl等节点。光刻技术始终为摩尔定律的不断向前推进而孜孜不懈地努力着，目前已迈向了32nn节点的开发阶段。正文：l 人类社会对于“刻”、“做标记”并不陌生。作为文明的标志，远古的人们在洞穴中刻出了生命的图腾。作为现代科学的象征，今天的人们在半导体晶片上刻出电路的结构。远古的人们用的是木头，石头，今天人们更加聪明，需要刻在更加微小的尺度上，人们用的是电和光。同样是一个刻，刻在半导体上就成了电路。光刻技术在半导体产业中的重要地位当然实际上没有理论分析地这
3、么简单。光刻只是在半导体上刻出晶体管器件的结构，以及晶体管之间连接的通路。要真正地实现电路，则还需要搀杂，沉积，封装等系列芯片工艺手段。但光刻是第一步，整个芯片工艺所能达到的最小尺寸是由光刻工艺决定的。自从1947年第一个晶体管发明以来，科学技术一直在迅猛发展，为更高级、更强大、成本效益和能效更高的产品发明铺平了道路。尽管进步巨大，但是晶体管发热和电流泄露问题始终是制造更小的晶体管、让摩尔定律持久发挥效力的关键障碍。毫无疑问，过去40年一直用来制造晶体管的某些材料需要进行替代。从第一个晶体管问世算起，半导体技术的发展已有多半个世纪了，现在它仍保持着强劲的发展态势，继续遵循Moore定律即芯片集
4、成度18个月翻一番，每三年器件尺寸缩小0.7倍的速度发展。大尺寸、细线宽、高精度、高效率、低成本的IC生产，正在对半导体设备带来前所未有的挑战。集成电路在制造过程中经历了材料制备、掩膜、光刻、清洗、刻蚀、渗杂、化学机械抛光等多个工序，其中尤以光刻工艺最为关键，决定着制造工艺的先进程度。随着集成电路由微米级向钠米级发展，光刻采用的光波波长也从近紫外（NUV）区间的436nm、365nm波长进入到深紫外（DUV）区间的248nm、193nm波长。目前大部分芯片制造工艺采用了248nm和193nm光刻技术。目前对于13.5nm波长的EUV极端远紫外光刻技术研究也在提速前进。随着芯片集成度的提高，对光
5、刻技术提出了越来越高的要求。在上世纪80年代，普遍认为光学光刻技术所能达到的极限分辨率为0.5，但是随着一些新技术的应用和发展，包括光源、成像透镜、光致抗蚀剂、分步扫描技术以及光刻分辨率增强技术（RET）的发展，使其光刻极限已推进到目前的0.1以下。尽管有人对光学光刻的潜力充满怀疑，但其仍以顽强的生命力，不断突破所谓的极限分辨率，是目前所采用的主流光刻技术。光刻技术是集成电路的关键技术之一，它在整个产品制造中是重要的经济影响因子，光刻成本占据了整个制造成本的35。光刻也是决定了集成电路按照摩尔定律发展的一个重要原因，如果没有光刻技术的进步，集成电路就不可能从微米进入深亚微米再进入纳米时代。光刻
6、技术的组成与关键点光刻的基本原理是利用光致抗蚀剂（或称光刻胶）感光后因光化学反应而形成耐蚀性的特点，将掩模板上的图形刻制到被加工表面上。光刻半导体芯片二氧化硅的主要步骤是：1、涂布光致抗蚀剂；2、套准掩模板并曝光；3、用显影液溶解未感光的光致抗蚀剂层；4、用腐蚀液溶解掉无光致抗蚀剂保护的二氧化硅层；5、去除已感光的光致抗蚀剂层。光刻技术的不断发展从三个方面为集成电路技术的进步提供了保证：其一是大面积均匀曝光，在同一块硅片上同时做出大量器件和芯片，保证了批量化的生产水平；其二是图形线宽不断缩小，使用权集成度不断提高，生产成本持续下降；其三，由于线宽的缩小，器件的运行速度越来越快，使用权集成电路的
7、性能不断提高。随着集成度的提高，光刻技术所面临的困难也越来越多。光刻系统的组成光刻机是一种曝光工具，这是光刻工程的核心部分，其造价昂贵，号称世界上最精密的仪器，目前世界是已有7000万美金的光刻机。光刻机堪称现代光学工业之花，其制造难度之大，到现在全世界也不过两三家公司能够制造而已。ASML-XT1950i-EUV光刻机掩膜版光刻胶（常伴随着光刻机的发展而前进，在一定程度上其也制约着光刻工艺的发展）光刻技术主要指标：分辨率W（resolution）-光刻系统所能分辨和加工的最小线条尺寸焦深（DOF-DepthOfFocus）-投影光学系统可清晰成像的尺度范围关键尺寸（CD-CriticalDi
8、mension）控制对准和套刻精度（AlignmentandOverlay）产率（Throughout）价格其中，W是决定光刻系统最重要的指标，也是决定芯片最小特征尺寸的原因。其由瑞利定律决定：R=k1r/NA，其中r是光刻波的波长。提高光刻分辨率的途径:减小波长r，其中，光刻加工极限值：r/2，即半波长的分辨率增加数值孔径优化系统设计（分辨率增强技术）减小k1主流光刻技术:248nmDUV技术（KrF准分子激光）-0.10um特征尺寸193nmDUV技术（ArF准分子激光）-90nm特征尺寸193nm沉浸式技术（ArF准分子激光）-65nm特征尺寸新一代的替代光刻技术:157nmF2EUV光
9、刻紫外线光刻电子束投影光刻X射线光刻离子束光刻纳米印制光刻光学透镜透射式透镜（248nm、193nm)反射式透镜（157nm）掩膜版由透光的衬底材料（石英玻璃）和不透光金属吸收层材料（主要是金属Cr）组成。通常要在表面淀积一层抗深紫外光损伤的增光型保护涂层分辨率增强技术(RET):Step-Scan技术偏轴照明(OAI)邻近效应校正(OPC)移相掩膜(PSM)具有化学增强放大功能的快速感光光刻胶光刻胶修剪(ResistTrimming)抗反射功能和表面感光后的多层光刻胶光波的特性与蚀刻在了解几种目前活跃的光刻技术之前，我们先来了解光波的特性。光波有多种频率。频率是指任意时间间隔内（通常为一秒钟
10、）通过空间中某一点的波数。它的计量单位是周（波）/秒，或赫兹（Hz）。可见光的频率称为颜色，范围是430万亿Hz（红色）到750万亿Hz（紫罗兰色）。当然，频率的总范围超出可见光谱之外，从不足十亿Hz的无线电波到超过30亿Hz的伽马射线。随着集成电路产品技术需求的提升，光刻技术也不断地提高分辨率，以制作更微细的器件尺寸。全球光刻技术的进程。传统上提高光刻技术的分辨率无非是缩短曝光波长及增大镜头的数值孔径NA，通常缩短波长是最有效的方法之一。但是目前在缩短波长方面，各家光刻设备商都遇到的困境，或者说缩短波长已经成为整个行业最大的挑战。在各种活跃的光刻技术中，EUV技术拥有最短的曝光波长，但是目前
11、推进非常艰难，而193nm传统光学光刻技术虽然老迈，但是加入了沉浸式技术配合之后，已经能够延伸到22nm左右工艺中。最为活跃的193nm浸入式光刻技术简介直至2002年底浸入式技术迅速成为光刻技术中的新宠，而此前业界并没有认为浸入式技术有如此大的功效。因为此种技术的原理清晰及配合现有的光刻技术变动不大，获得了人们的极大赞赏。在传统的光刻技术中，其镜头与光刻胶之间的介质是空气，而所谓浸入式技术是将空气介质换成液体。实际上，浸入式技术利用光通过液体介质后光源波长缩短来提高分辨率，其缩短的倍率即为液体介质的折射率。例如，在193nm光刻机中，在光源与硅片（光刻胶）之间加入水作为介质，而水的折射率约为
12、1.4，则波长可缩短为193/1.4=132nm。如果放的液体不是水，或者是其它液体，但折射率比1.4高时，那实际分辨率可以非常方便地再次提高，这也是浸入式光刻技术能很快普及的原因。193nm浸入式光刻技术是所有活跃的光刻技术中最为长寿最富有竞争力的，从这项技术一经提出，就获得了全球半导体厂商的一致认可。因为它的构成方法可行并且投入小，除了节省设备制造商以及制程采用者大量研发及导入成本之外，它还击败开发过程问题重重的157nm光源的干式光刻技术。前景光明的EUV极端远紫外光刻技术随着光刻技术的进步，在157nm之后人们称之为下一代光刻技术（NGL）。其中EUV是最有前途的方法之一，也是今天我们
13、讨论的主角。EUV技术最明显的特点是曝光波长一下子降到13.5nm，在如此短波长的光源下，几乎所有物质都有很强的吸收性，所以不能使用传统的穿透式光学系统，而要改用反射式的光学系统，但是反射式光学系统难以设计成大的NA，造成分辨率无法提高。EUV技术还有些其它优点，如可通用KrF曝光中的光刻胶以及由于短波长，不需要使用OPC（光邻近效应的图形补偿）技术等，大大降低了掩模成本。EUV技术的主要挑战如下：美国Cymer公司从1997年起就开始EUV光源的研制，目前的技术路线有三种：第一种源自Cymer的高密度等离子体激光器；第二种是放电型等离子体激光器（DPP）；第三种是基于激光产生等离子体（LPP
14、）技术。为实现芯片批量生产需要高功率的激光器，同时又是降低EUV光刻机的关键。目前EUV光源的功率己可达10W，试验样机的要求是30W，而真正满足批量生产要求是100W。在EUV光刻技术中，由于掩模是采用反射式（通常都是穿透式），所以掩模的制作十分困难。一般采用80层堆叠的Mo/Si薄膜，每一个Mo（钼）层与Si（硅）层的厚度分别为2.8nm及4.0nm。而且要求每层必须绝对平滑，误差只容许一个原子大小，所以如何制作多层涂布低缺陷的掩模仍是个大挑战。目前认为在掩模上的颗粒尺寸在50nm时就无法接受，所以通常要采用掩模修正技术，如离子铣，或者用电子束在局部区域加热气化修正多余的图形等。另外涉及到
15、掩模的储存、运输及操作也非常困难。从EUV辐射的残骸可能破坏EUV系统的光学镜片，作为近期目标，镜片的寿命至少要几个月。业界为了EUV，即下一代光刻技术付出了许多努力，如美国的EUVLLC、欧洲的EU41C、日本的ASET及EUVA等公司。EUV技术原理浅析为了继续缩小线宽，扩大芯片容量，人们一直在开发新的集成电路生产技术。如：X射线接近式光刻、电子束投影光刻、离子柬投影光刻和软X射线投影光刻等。为了强调软X射线投影光刻与现有光刻的连续性，现在普遍称其为“极紫外投影光刻”。极紫外投影光刻EUV的几个关键技术已经突破，最有希望成为下一代集成电路的生产技术。它采用13nm的工作波长，理论上适用于线宽22nm以下的集成电路生产。EUV是目前距实用话最近的一种深亚微米的光刻技术。他仍然采用前面提到的分步投影光刻系统，只是改变光源的波长，即采用波长更短的远紫外线。目前已经采用248nm、193nm的准分子激光光刻出0.18um的细线
