《电子技术课程设计报告数字电子钟设计》由会员分享，可在线阅读，更多相关《电子技术课程设计报告数字电子钟设计（17页珍藏版）》请在金锄头文库上搜索。
1、湖南商学院电子技术课程设计报告题目 数字电子时钟设计 姓 名:学 号:专 业:电子信息工程班 级:电信0904指导教师:职 称:助理实验师计算机与电子工程学院2011年6月课程设计评审表姓 名学 院计算机与电子工程学院学 号090910148专业班级电信0904题 目电子钟设计评审意见评审成绩指导教师签名职称评审时间 年 月 日课程设计作品验收表题目电子钟设计参与人员姓 名班 级电信0904学 号090910148设计任务与要求：此次设计任务以Proteus为仿真软件，由虚拟元器件组成数字电子钟，它主要由振荡器、分秒计数器、译码器、数码管等部分组成。通过Proteus的仿真，它可以实现分秒的计
2、时功能，最后配以实物焊接组成一个这样的电路板。设计要求：准确计时，以数字形式显示分秒时的时间并且分和秒的计时要求为60进位。作品完成情况：作品能完成24进制和60进制的计数，能自动对24小时进行准确计时，并且通过LED管进行数码显示。验收情况： 验收教师签名：_ 年 月 日注：1. 除“验收情况”栏外，其余各栏均由学生在作品验收前填写。2. “验收情况”栏由验收小组按实际验收的情况如实填写。目 录1 课程设计目的12 设计任务和要求12.1 设计任务12.2 设计要求22.2.1 设计报告要求22.2.2 作品要求22.2.3 设计要求23 数字钟电路系统的工作原理24 电路的总体设计24.1
3、 数字电子钟逻辑框图34.2 振荡器的设计44.3 分秒计数器的设计54.4 数码驱动及显示电路的设计64.5 主体电路图75 电路仿真测试86 安装调试与问题分析97 心得与体会10参考资料11附录124 数字电子时钟设计1. 课程设计目的电子技术课程设计是在低频电子线路、数字电子技术课程之后,安排的实践性教学环节。它是高等学校电子信息工程类专业的学生必须进行的一种综合性训练。其目的是学生运用所学的知识,动脑又动手,在教师指导下,结合某一专题独立地开展电子电路的设计与实验, 更好地将理论和实际课题相结合，培养学生的综合应用能力，培养创新意识和提高学生的综合素质。提高对设计课题的分析能力、解决
4、实际问题的综合能力、动手能力。（1）熟悉集成电路的引脚安排。（2）掌握数字钟的设计方法和和计数器相互级联的方法。（3）掌握各芯片的逻辑功能及使用方法。进一步掌握数字系统的设计和数字系统功能的测试方法。（4) 进一步掌握数字系统的制作和布线方法，了解面包板结构及其接线方法。（5) 熟悉数字钟的设计与制作。2. 设计任务和要求2.1 设计任务本设计以Proteus为仿真软件，由虚拟元器件组成数字电子钟，它主要由振荡器、分秒计数器、译码器、数码管等部分组成。通过Proteus的仿真，它可以实现分秒的计时功能，最后配以实物焊接组成一个这样的电路板。电子技术课程设计的任务是设计、组装并调试一个简单的电子
5、电路装置。课程设计主要任务内容如下：（1）学生根据设计任务查资料、文献，并进行研究讨论；（2）对设计任务的指标进行分析，构思设计方案； （3）组建功能框图，完成整机电路的系统设计；（4）应用EDA软件proteus画电路图并进行仿真分析；（5）购买元件，安装调试；（6）撰写设计报告。2.2 设计要求2.2.1 设计报告要求（1）课程设计报告应符合技术文档的规范要求。其内容一般应包括设计任务与要求、总体方案设计、系统原理框图及电路图、主要电路设计与计算、系统功能及指标测试、总结等内容，并附元器件清单；（2）所有电路图的制作应采用EDA软件正确绘制，课程设计报告中必须有Pretus仿真结果；（3）
6、电路图中的图形符号必须符合国家或国际标准；（4）报告内容完整，格式正确。2.2.2 作品要求 作品元器件布局合理，电路整洁，功能和指标达到设计任务要求。2.2.3 设计要求（1）准确计时，以数字形式显示分秒的时间。（2）分和秒的计时要求为60进位。3. 数字钟电路系统的工作原理数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示
7、器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现
8、报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。数字电子钟一般由六个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计时器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时” 显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器和显示器构成。数字电子钟逻辑框图如图所示。它由555多谐振荡器，分频器，计数器，译码显示器和校正电路组成。振荡器产生稳定的高频脉冲信号作为数字时钟的时间基准，输出标准秒脉冲，秒计数器满流逝后向分计数器进位，分计数器满六十后向小时计数
9、器进位。当计数时间达到23：59:59后清零，进行循环计数。计数器的输出经译码器送显示器。4. 电路的总体设计数字电子钟由信号发生器、计数器、显示器组成，振荡器产生的信号作为秒脉冲，秒脉冲送入计数器计数，计数结果通过分秒译码器显示时间。4.1 数字电子钟逻辑框图逻辑图如图1：图1 数字电子钟逻辑框图4.2 振荡器的设计振荡器是计时器的核心，主要用来产生时间标准信号，也叫基信号。数字钟的精确主要取决于时间标准信号的频率及稳定度。振荡器的频率越高，计时的精度就越高，但耗电量将增大。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方
10、向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐的频率即为晶体振荡器的固有频率如果精度要求不高，可采用集成电路555定时器与RC组成的多谐振荡器。振荡器的稳定度及频率的精确度决定了数字时钟计时的准确程度。一般来说，振荡器的频率越高，计时精度越高。在电子手表中，常取的频率为32768Hz。在本次设计中，精度要求不是很高，所以选用有集成电路定时器555与RC组成的多谢振荡器，振荡频率为1Hz，由多谐振荡器的工作原理退出的工作公式f=1.44/（R1+2*R2）C）及频率和周期的关系公式
11、T=1/f可知，通过电阻和电容的值大小选取可以实现秒钟功能。图2 555振荡器4.3 分秒计数器的设计六十进制计数器，分别用两个显示灯显示“分” 或者“秒”，它是通过六进制和十进制显示电路级联起来达到显示效果的。需要用到两个数码管、两片74LS48芯片、两片74LS160芯片组成60进制计数器；“分”位的计时也为60进制；“时”位计时为24进制计数器，均选用74LS160来实现。实现的方法用置数法构成。小时计数电路是由两块74LS160芯片组成的12进制计数电路。当“时”个位74LS160芯片计数输入端CP5来到第10个触发信号时，74LS160芯片计数器自动清零，进位端QD5向74LS160
12、芯片“时”十位计数器输出进位信号，当第24个“时”(来自“分”计数器输出的进位信号)脉冲到达时，IC5计数器的状态为“0001”，74LS160芯片计数器的状态为“0001”，此时“时”个位计数器的QC5和“时”十位计数器的QB6输出为“1”。把它们分别送到74LS160芯片和74LS160芯片计数器的清零端R0(1)和R0(2)，通过R0(1)和R0(2)与非后清零，从而完成24进制计数。24进制计数器的个位时钟信号来自秒、分电路两个信号相与的结果，当产生59分、59秒时两者相与的结果为1，则时进一位，否则不进位。 分和秒计数器都是60的计数器，其计数规律为00-01-58-59-00，选7
13、4LS160作为六进制计数器，74LS160作为个位计数器，再将 它们级联组成模数M=60的计数器。分计数器与秒计数器原理相同，如图三所示：图3 秒计数器电路4.4 数码驱动及显示电路显示器原理（数码管）：数码管是数码显示器的俗称。常用的数码显示器有半导体数码管，荧光数码管，辉光数码管和液晶显示器等。 本设计所选用的是半导体数码管，是用发光二极管（简称LED）组成的字形来显示数字，七个条形发光二极管排列成七段组合字形，便构成了半导体数码管。半导体数码管有共阳极和共阴极两种类型。共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的。共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的。 当共阳极数码管的某一阴极接低电平时，相应的二极管发光，可根据字形使某几段二极管发光，所以共阳极数码管需要输出低电平有效的译码器去驱动。共阴极数码管则需输出高电平有效的译码器去驱动。 译码器原理（74LS48）：译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS48输出高平有效的七段字形译码器，它在这里与数码管配合使用，表2列出了74LS48真值表，表示出了它与数码管之间的关系。 译码器与显示器的配套使用：译码是把给定的代码进行翻译，本设计即是将时、分、秒计数器输出
