《开关电源的关键布线技巧》由会员分享，可在线阅读，更多相关《开关电源的关键布线技巧（4页珍藏版）》请在金锄头文库上搜索。
1、高频开关电源的关键布局技巧目前的交换式稳压器和电源设计更精巧、性能也更强大，但其面临的挑战之 一，在于不断加速的开关频率使得PCB设计更加困难。PCB布局正成为区分一 个开关电源设计好坏的分水岭。本文将就如何在第一次就实现良好 PCB 布局提 出建议。以一个将 24V 降为 3.3V 的 3A 交换式稳压器为例。乍看之下，一个 10W 稳 压器不会太困难，所以设计师通常会忍不住直接进入建构阶段。不过，在采用像美国国家半导体的 Webench 等设计软件后，我们可观察该 构想实际上会遭遇哪些问题。输入上述要求后，Webench会选出该公司Simpler Switcher 系列的LM25576（款
2、包括3A FET的42V输入组件）。它采用的是带散热垫的 TSSOP-20 封装。Webench选项包括对体积或效率的设计最佳化，这些均为单一选项。即高效 率要求低开关频率（降低 FET 内的开关损耗）。因此需要大容量的电感和电容，因 而需更大 PCB 空间。注意：最高效率是 84%，且此最高效率是当输入-输出间的压差很低时实现 的。此例中，输入/输出比率大于 7。一般情况，用两个级降低级-级比率，但透 过两个稳压器得到的效率不会更好。接着，我们选择最小 PCB 面积的最高开关频率。高开关频率最可能在布局 方面产生问题。随后Webench产生包含所有主动和被动组件的电路图。电路设计参考图 1
3、的电流通路：把 FET 在导通状态下流经的通路标记为红色；把 FET 在关断状态下的回路标记为绿色。我们观察到两种不同情况：两种颜色区域和仅 一种颜色的区域。我们必须特别关注后一种情况，因为此时电流在零以及满量程 电压间交替变化。这些均为高 di/dt 区域。图1高 di/dt 的交流电在 PCB 导线周围产生大量磁场，该磁场是该电路内其它组 件甚至同一或邻近 PCB 上其它电路的主要干扰源。由于假设公共电流路径不是 交流电，因此它不是关键路径， di/dt 的影响也小得多。另一方面，随着时间变化， 这些区域的负载更大。本例中，从二极管阴极到输出以及从输出地到二极管阳极 是公共通路。当输出电容
4、充放电时，该电容具有极高的di/dt。连接输出电容的所 有线路必须满足两个条件：由于电流大，它们要宽；为最小化 di/dt 影响，它们必须尽量短。图2事实上，设计师不应采用把导线从 Vout 和接地引至电容的所谓传统布局方 法。这些导线应是流经大交流电的。将输出和接地直接连至电容端子是更好的方 法。因此，交替变化的电流仅展现在电容上。连接电容的其它导线现在流经的几 乎是恒定电流，且与 di/dt 相关的任何问题都已被解决。图3接地是另一个经常发生误解之处。简单地在level 2放置一个地平面并将 全部接地连接连至其上并不会获得好的结果。让我们看看为什么。我们的设计范例显示，有高达3A的电流必须
5、从接地流 回到源端（一个24V汽车电池或一个24V电源）。在二极管、COUT、CIN和负载 的接地连接处会有大电流。而交换式稳压器的接地连接流经的电流小。同样情况 也适用于电阻分压器的接地参考。若上述全部接地接脚都连至一个地平面，我们 会遇到接地弹跳（ground bouncing）。虽然很小，但电路中的感应点（如藉以获得反 馈电压的电阻分压器）将不会有稳定的参考接地。这样，整个稳压精密度将受到 极大影响。实际上，我们甚至会从隐藏在level 2的地平面中得到震铃（ringing）, 而该震铃非常难以定位。图5另外，大电流连接必须用到连接地平面的过孔，而过孔是另一个干扰和噪声 源。把 CIN
6、接地连接作为电路输入和输出侧所有大电流接地导线的星节点是更 好的方案。星节点连接地平面及两个小电流接地连接（IC和分压器）。CILIJ AMtD1_ JrnQ口口扁 % 43 FB2 匚 FBi UIN图6现在地平面很洁净：没有大电流、没有地弹跳。所有大电流地是以星型与 CIN 地连接起来的。所有设计师必须做的是使接地导线（全部在 PCB 的第一层） 尽可能短而粗。在这种背景下，若节省铜，基本上不会获得好结果。节点阻抗应检查高阻抗节点，因为它们很容易被干扰。最关键节点是IC的反馈接脚，其讯号取自电阻分压器。FB接脚是放大器（如 LM25576）或比较器的输入（如采用磁滞稳压器的场合）。在两种情
7、况，FB点的阻 抗都相当高。因此，电阻分压器应放置在FB接脚的右侧，从电阻分压器中间连 一条短导线到FB。从输出到电阻分压器的导线是低阻抗，且可用较长导线连至 电阻分压器。此处的重点是布线方法而非导线长度。其它节点就不是如此关键了。所以不必忧虑开关节点、二极管、COUT、开 关 IC 的 VIN 接脚或 CIN。布线技巧布线手法会为电阻分压器带来差别。该导线从 COUT 连至电阻分压器，其 接地回到COUT。我们必须确保该回路不会形成一个开放区域。开放区域会产生 接收天线的作用。若我们能保证导线下的地平面是没被干扰的，则由导线和其下 的接地以及level 1和level 2间形成的区域应是不受
8、干扰的。现在，我们可得知 为何接地不应放在 level 4，因为距离显着增加了。另一种方式是电阻分压器的地连接可布线至level 1,使两条导线平行并尽可 能靠近以使区域更小。这些观察适用于讯号流经的全部导线：传感器连接、放大 器输出、 ADC 或音讯功率放大器的输入。对每个模拟讯号，都要处理得使其不 太容易导入噪声。只要有可能，就尽量最小化开放区域的这个要求，对低阻抗导 线也同样适用；在这种情况下，我们有一个向PCB其它部份或其它设备发射干 扰讯号的潜在源（天线）。注意：就开放区域来说是越小越好。以下两条导线也很关键：从 IC 的开关输出到二极管和电感节点；从二极管 到该节点。这两条导线都有
9、很高的di/dt:无论是开关导通还是二极管流过电流， 所以这些导线应尽可能短而粗。从节点到电感以及从电感到 COUT 的导线就不 那么关键。在本例中，电感电流相对恒定且变化缓慢。我们所要做的是确保它是 低阻抗点以最小化压降。实际布局我们看一下好的布局 （下面）。主要组件是一款与外接 FET 一起使用的 MSOP-8 封装控制器。观察 CIN 附近的空间。注意：该电容的接地点直接连至二极管阳极。你无 法使电源地内的导线过短！FETSW应向上移动几毫米以缩短阴极-电感-FET 导线。COUT区域是看不到的。但我们可观察到电阻分压器（FB1-FB2）非常接近该 IC。 FB2 与另一个地平面连接， IC 的地接脚也一样处理。利用三个过孔把讯 号地连至地平面，而电源地也是利用三个过孔连接PCB的GND接脚。这 样，讯号地就不会看到电源地的任何接地弹跳。若你遵循几个简单规则（本文仅讨论了其中一些），则你的 PCB 布局将不会遇 到麻烦。在动手布局前，仔细思考 PCB 布局将事半功倍，有助于节省处理开关 电源异常所需花费的时间。228im231mm2281mm2278%79%81%81%84%
