《时钟分频器课程设计》由会员分享，可在线阅读，更多相关《时钟分频器课程设计（6页珍藏版）》请在金锄头文库上搜索。
1、大fU N I V E R S I tY电子装备设计时钟电路及分频器设计学院名称：京江学院专业班级：电子信息工程1002学生姓名： 888888指导教师姓名：xx2014年1月9日时钟电路及分频器设计摘要：时钟信号是通信系统及其他相关系统中的重要组成部分，系统可通过配置振 荡器，加外接典型电路产生振荡信号，再通过n级二进制分频器得到不同频率 的时钟信号。振荡电路可配置适当的外围元件产生一定频率的振荡时钟作为分频 电路的时钟源，本系统要求振荡时钟配置为4.096MHz，也可输入外部时钟源。 系统配置的振荡时钟分频后要求输出不同的时钟频率。掌握任意进制分频器的设 计方法。掌握同步计数器74LS16
2、1多级级联的方法。研究不同连接方式时对分 频数的影响。关键词:时钟，分频器，计数器，74LS161第一章引言分频器和计数器是数字电路和自动控制电路中极重要的一种单元电路，分频 器由最高位输出分频模数，计数器由其内部各级触发器输出不同的计数模数。随 着中规模电路的出现，分频器的设计方法，主要是合理灵活地应用计数器芯片， 实现任意进制分频。第二章设计要求与设计思路一、设计要求设计包括时钟震荡电路和分频电路两部分。振荡电路可配置适当的外围元件产生一定频率的振荡时钟作为分频电路的 时钟源，本系统要求振荡时钟配置为4.096MHz，也可输入外部时钟源。系统配置的振荡时钟分频后要求输出以下时钟信号：Q1：
3、 输出时钟频率为2048 KHz；Q2： 输出时钟频率为1024 KHz；Q3： 输出时钟频率为 512 KHz；Q4： 输出时钟频率为 256 KHz；Q5： 输出时钟频率为128 KHz；Q6： 输出时钟频率为64 KHz；Q7：输出时钟频率为32 KHz；Q8：输出时钟频率为 16 KHz；Q9：输出时钟频率为 8 KHz；Q10 :输出时钟频率为4 KHz；Q11 :输出时钟频率为 2 KHz；Q12:输出时钟频率为1 KHz。二、设计思路时钟起振电路，可以有多个方案：1用非门设计构成晶振振荡器,晶振为4MHz；2.555时基电路构成多谐振动器。分频器采用三个74LS161计数器构成多
4、频率输出。分频器和计数器是数字电 路和自动控制电路中极重要的一种单元电路，分频器由最高位输出分频模数，计 数器由其内部各级触发器输出不同的计数模数。随着中规模电路的出现，分频器 的设计方法，主要是合理灵活地应用计数器芯片，实现任意进制分频。第三章、电路设计（一）时钟震荡电路1方案一：此电路是由两个反相器及两个电容C1和一个晶振连接起来的正反馈 振荡电路，并设法使反相器工作在放大状态，即给他们设置适合的偏置电压，这 个偏置电压可以通过在反相器的输出端与输出端之间接入反馈电阻来得到。由石 英晶体的电抗频率特性可知：石英晶体的多谐振荡器的振荡频率取决于石英晶体 的固有谐振频率fO,而与外接的电阻和电
5、容无关。元件清单元件序号型号主要参数数量1U1A、U2B74LS042个2Rl、R21K2个3X14MHZ1个4U4A741s741个5C110nf1个结论：石英晶体的多谐振荡器的振荡频率取决于石英晶体的固有谐振频率fO,而与 外接的电阻和电容无关。2. 方案二：下图的多谐振荡器由555定时器和外接元件Rl、R2、C构成多谐 振荡器。脚2与脚6直接相连。电路没有稳态，仅存在两个稳态，利用电源通过 Rl、R2、向C充电，以及C通过R2向放电端De放电，使电路产生震荡，电容 C在2/3Vcc和1/3Vcc之间放电和充电，从而在输出端得到一系列的矩形波。vqc5V10kQJR210kQVCC555_
6、TImER_RATEDC1 100nF3C210nFVCCRSTOUTDISTHRTRICONGND元件清单元件序号型号主要参数数量1R1、R24.7K2个2C1、C2100nf、 10nf2个3555定时器1个结论：通过改变R和C的参数可以改变振荡频率。（二）分频器设计电路74LS161是一种四位二进制可预置的同步加法计数器，图3-4-1是其引脚图Cr Cl Do II d2 D3 ef 切p从功能表中可知，当清零端Cr=0时，计数器输出QA=QB=QC=QD=O。当Cr=1， LD=O, CP脉冲的上升沿作用后，74LS161内部触发器的输出端QA、QB、QC、 QD的状态分别与数据输入端
7、A、B、C、D状态相同，称为置数工作状态。而当 Cr=LD=1时，P、T中有一个为0时，计数器不计数，输出端状态不变。只有当 Cr=LD=P=T=1、CP端在脉冲上升沿作用后，计数器加1。此外74LS161还有一个进位输出端0C，其逻辑关系是 OC=QA .QB .QC .QD.T。分频器设计电路如下，由三个74LS161计数器串联得到，置数端ABCD均接地 置）；ENP、ENT等使能端置1。在U6中：2端口输入由振荡器产生的时钟信号4.096Mhz的方波;14端口 QA输出时钟频率为：2048khz；13端口 QB输出时钟频率为：1024Khz；12端口 QC输出时钟频率为：512Khz；1
8、1端口 QD输出时钟频率为：256Khz；在U7中：2端口输入由U6的11端口 QD输出的时钟信号256khz的方波;14端口 QA输出时钟频率为：128khz；13端口 QB输出时钟频率为：64Khz；12端口 QC输出时钟频率为：32Khz；11端口 QD输出时钟频率为：16Khz；在U8中：2端口输入由U7的11端口 QD输出的时钟信号16khz的方波；14端口 QA输出时钟频率为：8khz；13端口 QB输出时钟频率为：4Khz；12端口 QC输出时钟频率为：2Khz；11端口 QD输出时钟频率为：1Khz；元件清单元件序号型号主要参数数量1U6、U7、U874LS1613个总结：通过
9、本次课程设计，让我重温电路知识同时更加深入的理解振荡电路的起振 原理。设计了多方案解决问题，选取最佳方案的思路，不仅可以扩展思维方法， 还可以提咼设计的质量。741S161计数器不仅可以用于计数，在本设计里还可以用于分频其设计，将高频 时钟信号实现任意二进制分频。本课程设计中，理论与实际结合，将理论转化为具体的实现方案，让我学有 所用，提高实践动手能力和多思路解决问题的能力。在这里还要感谢指导老师的 指点和帮助。参考文献：1、 数字电子技术实验教程 化学工业出版社周晓霞、蒋彦等编；2、 vv数电电子技术 机械工业出版社成立、王振宇等编；3、 vv电子装备设计技术 西安电子科技大学出版社高平、贾建援等编;4、vv电路原理 机械工业出版社 范承志等编
