计算机组成原理试题

《计算机组成原理试题》由会员分享，可在线阅读，更多相关《计算机组成原理试题（20页珍藏版）》请在金锄头文库上搜索。

1、计算机组成原理考研试题（九）一、选择题（共20分，每题1分）1. 用户与计算机通信的界面是。A. CPU;B. 外围设备；C. 应用程序；D. 系统程序。2. 零地址运算指令在指令格式中不给出操作数地址,它的操作数来自,A. 立即数和栈顶；B. 暂存器；C. 栈顶和次栈顶；D. 程序计数器自动加+ 1。3. 水平型微指令的特点是。A. 一次可以完成多个操作；B. 微指令的操作控制字段不进行编码；C. 微指令的格式简短；D. 微指令的格式较长。4. 有些计算机将一部分软件永恒地存于只读存储器中,称之为,A.硬件；B软件；D.辅助存储器。5. 主机与设备传送数据时,采用 主机与设备是串行工作的。B

2、. 中断方式；C. DMA方式；D. 通道。6.计算机中有关ALU的描述 是正确的。A. 只做算术运算，不做逻辑运算；B. 只做加法；C. 能存放运算结果；D. 以上答案都不对。7. 所谓三总线结构的计算机是指。A. 地址线、数据线和控制线三组传输线。B. |/O总线、主存总统和DMA总线三组传输线；C. I/O总线、主存总线和系统总线三组传输线；D. 以上都不对。8. 集中式总线控制中 方式对电路故障最敏感。A. 链式查询；B. 计数器定时查询；C. 独立请求；D. 总线式。9. 某一 RAM芯片,其容量为512 x8位,除电源和接地端外，该芯片引出线的最少数目 是。A.21；B. 17；D

3、.20。10. 活动头磁盘存储中,信息写入或读出磁盘是 进行的。A.并行方式;B.!C.串并方式;D.并串方式。11.以下叙述是正确的。A. 外部设备一旦发出中断请求,便立即得到CPU的响应;B. 外部设备一旦发出中断请求，CPU应立即响应;C.D.程序查询用于键盘中断。12.下列 种说法有误差。A.任何二进制整数都可用十进制表示B. 任何二进制小数都可用十进制表示C. 任何十进制整数都可用二进制表示；D. 任何十进制小数都可用二进制表示。13. 堆栈寻址方式中,设A为累加器,SP为堆栈指示器,MSP为SP指示的栈顶单 元,如果进栈操作的动作顺序是(SP -1) 一 SP,(A) -MSP ,

4、那么出栈操作的动作顺序应 为。A. (MSP) -A,(SP) + 1 -SP;B. (SP) + l -SP,(MSP) -A;C. (SP) -1 -SP,(MSP) -A;D. 以上都不对。14. 指令寄存器的位数取决于。A. 存储器的容量；B. 指令字长；C. 机器字长；D. 存储字长。15.在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于。A.同步控制；B. 异步控制；C. 联合控制；D. 人工控制。16. 下列叙述中 是正确的。A. 控制器产生的所有控制信号称为微指令B. 微程序控制器比硬连线控制器更加灵活；C. 微处理器的程序称为微程序；D. 指令就是微指令。17

5、. CPU中的译码器主要用于。A. 地址译码；B. 指令译码；C. 选择多路数据至ALU；D. 数据译码。18.直接寻址的无条件转移指令功能是将指令中的地址码送入,A.PC；B. 地址寄存器；C. 累加器；D. ALU。19. 通道程序是由 组成。A. I/O指令；B. 通道控制字（或称通道指令）；C. 通道状态字；D. 微程序。20. 在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储 方式分,。A. 二者都是串行存取；B. 磁盘是部分串行存取，磁带是串行存取；C. 磁带是部分串行存取，磁盘是串行存取；D. 二者都是并行存取。二、填空题（共20分，每题1分）1. 完成一

6、条指令一般分为A 周期和B 周期,前者完成C 操作，后 者完成D 操作。2. 常见的数据传送类指令的功能可实现A 和B 之间,或C 和 D 之间的数据传送。3. 微指令格式可分为A 型和B 型两类,其中C 型微指令用较长的 微程序结构换取较短的微指令结构。4. 在Cache-主存的地址映象中，A 灵活性强，B 成本最高。5. 若采用硬件向量法形成中断服务程序的入口地址，则CPU在中断周期需完成A、B 和C 操作。6. 某小数定点机，字长8位（含1位符号位）,当机器数分别采用原码、补码和反码 时,其对应的真值范围分别是A、B、C（均用十进制表示）。三、名词解释（共10分，每题2分）1. 时钟周期

7、2. 刷新3. 总线仲裁4. 机器指令5. 超流水线四、计算题（5分）设浮点数字长为32位，欲表示6万的十进制数，在保证数的最大精度条件下，除阶 符、数符各取1位外，阶码和尾数各取几位?按这样分配，该浮点数溢出的条件是什么？五、简答题（共15分）1. 在计算机中，原码和反码不能表示-1。”这种说法是否正确，为什么?（2分）2. 除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什 么方法提高机器速度，各举一例简要说明。（4分）3. 异步通信与同步通信的主要区别是什么，说明通信双方如何联络。（4分）4. 在DMA方式中,CPU和DMA接口分时使用主存有几种方法?简要说明之。

8、（5分）六、问答题（共20分）1.已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执 行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命 令?（8分）2.（6分）（指令系统3）一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第 一个字为操作码和寻址特征M ,第二个字为形式地址。假设PC当前值为100 ,变址寄存 器XR的内容为100 ,基址寄存器的内容为200 ,存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。址方式AC内容七、设计题（10分）七、设计题（10分）（2）订即址（4） 41

9、1句甘址（5）变址址星址a址3.（6分）设某机有四个中断源A、B、C、D ,其硬件排队优先次序为A B C D , 现要求将中断处理次序改为D A C B。（1）写出每个中断源对应的屏蔽字。（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个 中断源的中断服务程序时间均为”。程中10 15 203040506070 S0 90设CPU共有16根地址线和8根数据线，并用作访存控制信号，:作读写命令信号（高电平读,低电平写）。设计一个容量为32KB ,地址范围为0000H-7FFFH ,且采 用低位交叉编址的四体并行存储器。要求：（1）采用下图所列芯片，详细画出CPU和存

10、储芯片的连接图。（2）指出图中每个存储芯片的容量及地址范围（用十六进制表示）。、选择题（共20分，每题1分）1.B 2.C 3.A 4.C 5.A 6.D 7.B8.A 9.C 10.B 11.C 12.D 13.A 14.B15.A 16.B 17.B 18.A 19.B 20.B二、填空题（共20分，每空1分）1. A.取指B.执行C.取指令和分析指令D.执行指令2. A.寄存器B.寄存器C.寄存器D.存储器3. A.垂直B.水平C.垂直4. A.全相联映象B.全相联映象5. A.保护程序断点B.硬件关中断C.向量地址送至PC6.6.A.-127/128 +127/128 B.-1 +12

11、7/128三、名词解释（共10分，每题2分）1. 时钟周期答：时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。2. 刷新答：动态RAM靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息,需在一定时间（2ms ）内,将所存信息读出再重新写入（恢复）,这一过程 称作刷新，刷新是一行一行进行的，由CPU自动完成。3.总线仲裁答：总线仲裁即总线判优，主要解决在多个主设备申请占用总线时，由总线控制器仲 裁出优先级别最高的设备，允许其占用总线。4. 机器指令答：机器指令由0、1代码组成，能被机器直接识别。机器指令可由有序微指令组成的微程序来解释，微指令也是由0、1代码组成

12、，也能被机器直接识别。5. 超流水线答：超流水线（Super pipe lining）技术是将一些流水线寄存器插入到流水线段中，好比 将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多 次。四、计算题（5分）答：因为2的16次方=65536贝忸6万的十进制数需16位二进制数表示。对于尾数为16位的浮点数，因16需用5位二进制数表示,即（16）十=（10000）二 , 故除阶符外，阶码至少取5位。为了保证数的最大精度，最终阶码取5位，尾数取32 -11 -5 = 25 位。按这样分配,当阶码大于+31时，浮点数溢出,需中断处理。五、简答题（共15分）1. （2分）答：在

13、计算机中，原码和反码不能表示-1。”这种说法是错误的。因为对于整 数而言，这种说法不成立。假设机器字长为8位（含1位符号位）,在整数定点机中，-1 原二 1,0000001 -1补=1,1111111 -1 反=1,1111110。在小数定+ 机中,-1 的原码 和反码不能表示,而-1补=1.0000000。2. 答：存储器：采用多体交叉存储器（1分）运算器：采用快速进位链（1分）控制器：采用指令流水（1分）I/O系统：采用DMA方式(1分)3. 答：(4分)同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按 统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后

14、者没有公 共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和 全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关 系;全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。4. 答:(5分)(1) 停止CPU访问主存。这种方法DMA在传送一批数据时,独占主存,CPU放弃了 地址线、数据线和有关控制线的使用权。在一批数据传送完毕后，DMA接口才把总线的 控制权交回给CPU。显然，这种方法在DMA传送过程中，CPU基本处于不工作状态或保 持原状态。(2) 周期挪用。这种方法CPU按程序的要求访问主存，一旦I/O设备有DMA请求, 则

15、由I/O设备挪用一个存取周期。此时CPU可完成自身的操作，但要停止访存。显然这 种方法既实现了 I/O传送,又较好地发挥了主存和CPU的效率,是一种广泛采用的方 法。(3) DMA与CPU交替访存。这种方法适合于CPU的工作周期比主存的存取周期长的 情况。如CPU的工作周期大于主存周期的两倍，则每个CPU周期的上半周期专供DMA 接口访存，下半周期专供CPU访存。这种交替访问方式可使DMA传送和CPU工作效率 最高，但相应的硬件逻辑更复杂。六、问答题（共20分）1.（8分）答取指阶段T0 PC-MAR,1-R （1 分）T1 M（MAR） 一MDR,（PC） + 1-PC （1 分）T2 MDR-IR,OP（IR） 一ID （1 分）由图可见，带返转指令执行阶段需完成将返