《单片机课程设计报告波形采集、存储与回放系统》由会员分享，可在线阅读，更多相关《单片机课程设计报告波形采集、存储与回放系统（16页珍藏版）》请在金锄头文库上搜索。
1、单片机课程设计报告题目： 波形采集、存储与回放系统 设计者1： 负责任务：程序编写、报告 专业班级/学号：09应用电子技术 0906020 设计者2： 负责任务： 整合、调试、报告 专业班级/学号：09应用电子技术 0906020 指导教师1： 陈 老师 答辩时间： 2011-11-20 目录一、选题的背景21、选题的来源、意义和目的22、课题承担人员及分工说明2二、课题总体设计说明31、总体开发计划32、课题所达到的功能目标、技术指标33、课题总体设计方案，比较几个备选方案，确定最终方案3三、硬件设计说明41、硬件总体设计方案4主控芯片4采集、回放电路4控制按键5显示模块5四、软件设计说明6
2、1、软件总体设计方案6软件设计目标6软件功能模块划分6五、硬件调试说明91、硬件性能测试92、软件性能测试9六、课题开发总结9七、用户操作说明9八、参考资料91、元件清单102、原理图10、硬件电路板外观图片12九、附件131、元件清单142、原理图143、PCB版图154、仿真图155、硬件电路板外观图片15十、课题开发总结1、任务完成情况总结162、设计体会163、设计工具16【摘要】本设计是设计一款基于单片机STC85C52的波形采集存储与回放控制系统，其中单片机是整个控制系统的核心，结合AT24C04存储及PDF8591芯片A/D数据采集模块，可靠地实现对一路外部信号进行采集与存储。系
3、统硬件可以分为模拟部分和数字部分。模拟电路主要包括按键电路、单片机的外围基本模块及A/D模块、D/A模块。数字部分主要由单片机STC85C52实现与AT24C04，用于数据的存储、传输和信号处理等。关键词：单片机STC85C52；AT24C04；PDF8591；波形采集存储与回放；一、选题的背景1、选题的来源、意义和目的 来源：2011全国大学生电子设计竞赛试题； 意义：使我们更加理解全国大学生电子设计竞赛；目的：通过波形采集、存储与回放系统的学习，学会液晶LCD1602、AD/DA模块和EEPROM存储模块的使用2、课题承担人员及分工说明刘: 模块整合、编写程序、报告、程序调试、画PCB板邓
4、: 软硬件调试、报告、做板、绘制PROTEL与PROTUES原理图、写课程设计报告。二、课题总体设计说明1、总体开发计划设计并制作一个波形采集、存储与回放系统，示意图如图1 所示。该系统能同时采集两路周期信号波形，要求系统断电恢复后，能连续回放已采集的信号，显示在示波器上。如图2-1所示。 图2-1 采集回放系统示意图2、课题所达到的功能目标、技术指标（1）能完成对A 通道单极性信号（高电平约4V、低电平接近0V）、频率约1kHz 信号的采集、存储与连续回放。要求系统输入阻抗不小于10 k，输出阻抗不大于1k；（2）采集、回放时能测量并显示信号的高电平、低电平和信号的周期。原信号与回放信号电平
5、之差的绝对值50 mV，周期之差的绝对值5%。3、课题总体设计方案，比较几个备选方案，确定最终方案（1）采样方式方案一：实时采样。实时采样是在信号存在期间对其采样。根据采样定理，采用速率必须高于信号最高频率分量的两倍。对于周期的正弦信号，一个周期内应该大于两个采样点。为了不失真的恢复原被测信号，通常一个周期内就需要采样八个点以上。方案二：等效时间采样法。采用中高速模数转换器，对于频率较高的周期性信号采用等效时间采样的方法，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。其中步进延迟是每一次采样比上一次样点的位置延
6、迟t时间。只要精确控制从触发获得采样的时间延迟，就能够准确地恢复出原始信号。等效时间采样虽然可以对很高频率的信号进行采样，可是步进延迟的采样技术与电路较为复杂。再者，它只限于处理周期信号，而且对单次触发采样无能为力。实时采样可以实现整个频段的全速采样，因此本设计采用方案一。（2）A/D、D/A转换方式方案一：采用ADC0809的8位单断模拟输入信号中的一个进行A/D转换，允许8路模拟量分时输入，共用一个A/D转换器进行转换，可以进行多数据采集。而地址锁存与译码电路完成对A、B、C三个地址位进行锁存和译码，转换结果通过三态输出锁存器存放、输出。方案二：PCF8591是具有IIC接口，有AIN0A
7、IN3四个模拟输入通道和一个模拟输出通道，最多可以有8片8591连接到IIC总线。通过时钟线SCL和数据线SDA与单片机之间的数据进行传输，故我们选择此方案。（3）触发方式选择要使屏幕上显示稳定的波形，则需将被测信号本身或者与被测信号有一定时间关系的触发信号加到触发电路。触发源选择确定触发信号由何处供给。通常有三种触发源：内触发(INT)、电源触发(LINE)、外触发EXT)。题目要求选择内触发，即使用被测信号作为触发信号。方案一：采用数字触发方式。对波形信号进行采集，将采集到的波形数据和触发电平（可由键盘设置）进行比较，找到波形在上升过程中大于或等于该触发电平的点，即得到触发，此时开始对波形
8、进行存储。因为本来就需要对波形信号进行采集，使用这种方法无需要增加额外的硬件电路，实现方便。但是，对波形每个周期只采集有限个点，不可能每次都能采集到等于触发电平的点（这时不得不以大于该电平的值为触发电平），从而使触发位置不稳定，连续触发时输出波形会有抖动现象。方案二：采用模拟触发方式。通过比较器LM358将被测波形信号和触发电平进行比较，大于触发电平时输出为高电平，小于触发电平时则输出低电平，即可得到信号被整形后的脉冲序列，再在该脉冲序列的上升沿开始存储波形即实现了触发存储的功能。这种触发方式稳定，故我们采用了这种方案。三、硬件设计说明1、本系统使用的芯片有：STC89C52、AT24C04、
9、PCF8591。（1）核心控制芯片STC89C52STC89C52是一种低功耗、高性能CMOS8位微控制器，具有 8K 在系统可编程Flash 存储器。在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得STC89C52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 具有以下标准功能： 8k字节Flash，512字节RAM， 32 位I/O 口线，看门狗定时器，内置4KB EEPROM，MAX810复位电路，三个16 位 定时器/计数器，一个6向量2级中断结构，全双工串行口。另外 STC89X52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU
10、 停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。最高运作频率35Mhz，6T/12T可选。接口下图所示主要芯片I/O口分配：液晶 RS、P1.0，RW、P1.1，EN、P1.2AT24C04 SCL、P2.2，SDA、P2.3PCF8591 SCL、P2.2，SDA、P2.3（2）程序存储芯片AT24C04AT24C04是一个4K位串行CMOS E2PROM， 内部含有256个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗。AT24C02有一个16字节页写缓冲器
11、。该器件通过IIC总线接口进行操作，有一个专门的写保护功能。管脚与管脚功能如下图： （3）AD/DA转换芯片PCF8591PCF8591是一个单片集成、单独供电、低功耗、8-bit CMOS数据获取器件。PCF8591具有4个模拟输入、1个模拟输出和1个串行I2C总线接口。PCF8591的3个地址引脚A0, A1和A2可用于硬件地址编程，允许在同个I2C总线上接入8个PCF8591器件，而无需额外的硬件。在PCF8591器件上输入输出的地址、控制和数据信号都是通过双线双向I2C总线以串行的方式进行传输。管脚与管脚功能如下图：AIN0AIN3：模拟信号输入端。 A0A2：引脚地址端。VDD、VS
12、S：电源端。（2.56V） SDA、SCL：I2C 总线的数据线时钟线。 OSC：外部时钟输入端，内部时钟输出端。 EXT：内部、外部时钟选择线，使用内部时钟时 EXT 接地。 AGND：模拟信号地。 AOUT：D/A 转换输出端。 VREF：基准电源端2、硬件总体设计方案(1)硬件设计目标：最终实现波形的采集、存储、回放。(2)硬件模块划分：AT89S51主控制模块、PCF8591模块、24C02模块。主控芯片AT89S51带8KB闪存，工作电压5V。采集、回放电路图3-1 PCF8591是具有I2C总线接口的A/D转换芯片。在与CPU的信息传输过程中仅靠时钟线SCL和数据线SDA就可以实现
13、，8位A/D及D/A转换器，有4路A/D转换输入，1路D/A模拟输出。AIN0AIN3：模拟信号输入端。A0A3：引脚地址端。VDD、VSS：电源端（2.56V）SDA、SCL：I2C总线的数据线、时钟线； OSC：外部时钟输入端，内部时钟输出端；EXT：内部、外部时钟选择线，使用内部时钟时EXT接地AGND：模拟信号地； AOUT：D/A转换输出端； VREF：基准电源端。AOUT为D/A 转换输出端，AIN0AIN3为A/D的模拟信号输入端，输入输出的地址、控制和数据信号都是通过双线双向I2C总线以串行的方式进行传输。图 3-1采集回放电路图控制按键控制铵键用于信号确认。按键分别接AT89
14、S51的P1.5，如图3-2。图3-2按键控制图显示模块利用LCD1602，数据D0D7接 AT89S51的P0口，RSRWE分别接位接AT89S51的P2.0、P2.1、P2.2接口，如图3-3。 图3-3 LCD液晶显示图 转换电路利用LM358将正弦波、三角波转换成矩形波，将输出的波形通过PNP三极管，CPU输出高电平时三极管关断；CPU输出低电平时，三极管导通，从而输出波形。图3-4转换电路图四、软件设计说明1、软件总体设计方案（1）软件设计目标最终能实现同时采集两路周期信号波形，要求系统断电恢复后，能连续回放已采集的信号，显示在LCD上。1、按P1.5的按键,依次进入回放已采集的信号状态。2、按下回放键后，该系统将1ms的采样波形进行循环回放（重现）；3、在采集时可改变幅值，并且采集到的数据也会同时在回放的
