《微型计算机技术课后习题一二三章答案》由会员分享，可在线阅读，更多相关《微型计算机技术课后习题一二三章答案（14页珍藏版）》请在金锄头文库上搜索。
1、-微计算机二三章1.物理地址为FFFF0H，且段偏移量为A000H，假设对应的段地址放在DS中，那么DS应为(B) 。A.5FFFH B.F5FFHC.5FFF0H D.F5FF0H2.以下CPU中属于准16位的是C 。A.8080 B.8086 C.8088 D.80386SX 3.8088的外部数据总线为A 位。A.8 B.16 C.32 D.644.8086CPU的部构造由D 组成。A.ALU，EU，BIU B.ALU，BIU，地址加法器C.存放器组，ALU D.EU，BIU5.每当8086的指令队列中有B空字节，BIU就会自动把指令取到指令队列中。A.1个 B.2个 C.3个 D.4个
2、6.BIU的功能是C。A.计算有效地址B.分析指令，产生控制信号C.与存储器或I/O端口之间进展传送，并能形成物理地址D.进展算术运算与逻辑运算7.指令队列缓冲器的作用是 D 。A.暂存操作数地址 B.暂存操作数C.暂存指令地址 D.暂存预取指令8.8086的指令队列的长度是C 字节。A.4个 B.5个 C.6个 D.8个9.8088的指令队列的长度是A字节。A.4个 B.5个 C.6个 D.8个10.以下存放器都存在于BIU部件的是B。A.SP、CS B.IP、DSC.BP、IP D.FR、SP 11.8086 CPU部共有C 个16位存放器。A.12 B.13 C.14 D.1612.不属
3、于EU局部的存放器是 A 。A.IP B.BP C.DI D.SP13.8086/8088的状态标志有D个。A.3 B.4 C.5 D.6 14.8086有B个地址/数据复用引脚。A.8 B.16 C.20 D.3215.8088有A 个地址/数据复用引脚。A.8 B.16 C.20 D.3216.8086/8088中，一个最根本的总线周期由 B 个时钟周期T状态组成。A.1 B.4 C.2 D.617.在8086/8088中，在T1状态，CPU往总线发出C信号。A.数据 B.状态 C.地址 D.其它18.总线周期为T1、T2、T3、T4，假设要增加等待状态TW，它应插在C之后。A.T1 B.
4、T2 C.T3 D.T419.假设在一个总线周期中，CPU对READY信号进展了次采样，那么该总线周期共包含_个时钟周期。DA.5 B.6 C.7 D.8 20.8086复位时所需的RESET信号至少应维持 B 。A.2个时钟周期的高电平B.4个时钟周期的高电平C.2个时钟周期的低电平D.4个时钟周期的低电平21.在以下信号中，都属于输入信号的是C。A.HOLD，INTR，DT/ RB.READY ，HLDA，M/ IOC.RESET，HOLD，MN/MXD.M/IO，ALE，TEST22.CPU访问存时，RD开场有效时对应的状态是B。A.T1 B.T2 C.T3 D.T423.8086/80
5、88的存储器可以寻址1MB的空间，在对I/O进展读写操作时，20位地址中只有B有效。A.高16位 B.低16位C.低8位 D.高8位24.8086/8088的存储器可以寻址1MB的空间，在对I/O进展读写出操作时，20位地址中只有低16位有效。这样，I/O地址的寻址空间为 A 。A.64K B.256KC.128K D.10K25.关于中断NMI和INTR的触发方式，以下说确的是 C 。A.NMI是上升沿触发，INTR是低电平触发B.NMI是下降沿触发，INTR是低电平触发C.NMI是上升沿触发，INTR是高电平触发D.NMI是下降沿触发，INTR是高电平触发26.8086CPU的引脚中，接收
6、外部中断请求输入信号的引脚有 C 。A.15个 B.8个 C.2个 D.1个27.当8086CPU从总线上撤消地址，而使总线的低16位置成高阻态时，其最高4位用来输出总线周期的 C。A.数据信息 B.控制信息C.状态信息 D.地址信息28.在8086的总线周期中，ALE在T1周期有效，它是一个 C。A.负脉冲，用于锁存地址信息B.负脉冲，用于锁存数据信息C.正脉冲，用于锁存地址信息D.正脉冲，用于锁存数据信息29.CPU响应DMA传送请求的信号是 B 。A.READY B.HLDAC.RD D.WR 30.8086CPU在进展I/O写操作时，M/IO和DT/R必须是B。A.0，0 B.0，1
7、C.1，0 D.1，1 31.INTA信号是位于连续周期中的 B 个负脉冲。A.1 B.2 C.3 D.432.在8086系统中，CPU被启动后，IP及四个段存放器的初始状态是D。A.全部清0B.全部被置成FFFFHC.IP=FFFFH，四个段存放器清0D.CS=FFFFH，其它的存放器被清033.在8086系统中，CPU被启动后，IP及四个段存放器的初始状态是D 。A.全部清0B.全部被置成FFFFHC.IP=FFFFH，四个段存放器清0D.CS=FFFFH，其它的存放器被清034.8086CPU经加电复位后，执行第一条指令的地址是D 。A.FFFFH B.03FFFHC.0FFFFH D.
8、FFFF0H35.8086系统复位后，下面的表达错误的选项是_B。A.系统从FFFF0H处开场执行程序。B.系统此时能响应INTR引入的中断。C.系统此时能响应NMI引入的中断。D.DS中的值为0000H。36.8086存储器读周期中，数据开场的状态是C。A.T1 B.T2 C.T3 D.T4 37.8086存储器写周期中，数据开场的状态是 B 。 A.T1 B.T2 C.T3 D.T4 38.在8086的总线写周期中，微处理器给出的控制信号最小模式下，WR，RD，M/IO分别是C 。A.1，0，1 B.0，1，0C.0，1，1 D.1，0，039.在8086的最小模式系统中，M/IO、RD和
9、WR当前信号为、，表示现在进展的是_D。A.I/O读 B.I/O写C.存储器写 D.存储器读40.在8086的写周期中，各信号出现的正确序列为_D_。A.ALE的下降沿、地址信号、数据信号B.ALE的上升沿、地址信号、数据信号C.地址信号、ALE的下降沿、数据信号D.地址信号、ALE的上升沿、数据信号一、 练习1.8086系统中存储器的逻辑地址和物理地址之间有什么关系？2.设段基址为4ABFH，物理地址为50000H，求偏移地址是什么？3.存储器为什么分段编址？4.什么是端口、接口？端口地址编址方法有哪些？1.80386CPU存放器构造中比8086增加的局部有哪些？其主要用途是什么？2. 简述
10、实地址方式和虚拟8086方式的区别。3. 32位微处理器中如何实现逻辑地址到物理地址的转换？怎样提高转换速度？4. 假设虚拟地址为0100:00000200H，制止分页。如果描述符中读出的段基址为00030000H，那么操作数的物理地址是什么？5. 采用描述符表有什么优点三、思考题43.8086指令MOV AX，1234H，该指令源操作数的寻址方式为 A 。A.立即寻址 B.存放器寻址C.直接寻址 D.存放器间址44.使用直接寻址方式时，操作数总是在 C中。A.通用存放器 B.堆栈C.主存单元 D.段存放器45.存放器间接寻址方式中，操作数在C 中。A.通用存放器 B.堆栈C.主存单元 D.段
11、存放器46.8086指令MOV AX，BX，该指令源操作数的寻址方式为D。A.立即寻址 B.存放器寻址C.直接寻址 D.存放器间址47.8086指令MOV AX，3000H，该指令源操作数的寻址方式为C。A.立即寻址 B.存放器寻址C.直接寻址 D.存放器间址48.8086在基址加变址的寻址方式中，基址存放器可以为 B ，变址存放器可以为SI或DI。A.AX或CX B.BX或BPC.SI或BX D.DX或DI 49.8086CPU在基址加变址的寻址方式中，基址存放器可以为BX或BP，变址存放器可以为D。A.AX或CX B.BX或BPC.SI或BX D.SI或DI 50.8086/8088可用于
12、存放器间接寻址的存放器有D个。A.1 B.2 C.3 D.4 51.采用存放器间接寻址时，存储单元的有效地址由存放器指出，这些存放器为 C。A.AX，BX，CX，DX B.CS，ES，DS，SSC.BX，BP，SI，DI D.SP，BP，SI，DI 52.如果以BP存放器对操作数进展间接寻址，那么操作数默认在C 。A.代码段 B.数据段C.堆栈段 D.扩展段53.如果以BX存放器对操作数进展间接寻址，那么操作数默认在B。A.代码段 B.数据段C.堆栈段 D.扩展段54.MOV AX，ES：BXSI的源操作数的物理地址是B。A.16(DS)+(BX)+(SI)B.16(ES)+(BX)+(SI)C.16(SS)+(BX)+(SI)D.16(CS)+(BX)+(SI) 55.(DS)=2000H，(SS)=1500H，(ES)=3200H，(SI)=00A0H，(BX)=0100H，(BP)=0010H，数据段中的变量名VAL偏移量值为50H，指出以下各条指令中源操作数的寻址方式是什么？对存储器操作，其物理
