《超前进位加法器设计报告》由会员分享，可在线阅读，更多相关《超前进位加法器设计报告（16页珍藏版）》请在金锄头文库上搜索。
1、成绩:存档资料华东交通大学理工学院课程设计报告书所属课程名称EDA课程设计题 目超前进位加法器设计分 院专业班级学 号学生姓名指导教师2013 年 7 月 2 日目录第一章设计内容与要求 3第二章 超前进位加法器设计原理 3第三章 详细设计流程 43.1. 创建工程文件 43.2. 程序的编译 53.3. 波形的仿真 7第四章 设计结果分析 11第五章 源程序代码 12第六章 心得体会 14第七章 参考文献15第一章设计内容与要求加法运算是最重要也是最基本的运算，所有的其他基本运算，如减、 乘、除运算最终都能归结为加法运算。但因为加法运算存在进位问题，使 得某一位计算结果的得出和所有低于他的位
2、相关。因此为了减少进位传输 所消耗的时间，提高计算速度，人们设计了多种类型的加法器，如跳跃进 位加法器、进位选择加法器、超前进位加法器等。本设计采用的是超前进 位加法器。通过Verilog设计一个超前8位加法器。要求在 Quartus II 软件下，利用 Verilog 编程完成层次式电路设计，电路中 的元件可以用 Verilog 设计也可以用库元件连线构成再封装。 8 位超前进 位加法器，借助EDA工具中的综合器，适配器，时序仿真器和编程器等 工具进行相应处理。适配采用 Cyclone 系列的 EP1C6Q240C8。要求综合出RTL电路，并进行仿真输入波形设计并分析电路输出波形试 比较并阐
3、述数据类型 reg 型和 wire 型的区别。第二章 超前进位加法器设计原理将n个全加器相连可得n位加法器，但是加法时间较长。解决的方法 之一是采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。超前进位产生电路是根据各位进位的形成条件来实现的首先对于1位加法器基本位值和与进位输出为1;如果a,b有一个为1, 则进位输出等于cin;令 G=ab,P=a+b,则有：Cout二二ab+(a+b)cin二G+Pcin由此可以G和P来写出4位超前进位链如下(设定四位被加数和加数为A 和B,进位输入Cin,进位输出为cout,进位产生Gi=AiBi,进位传输 Pi=Ai+Bi);C0=cin;
4、C1二G0+P0C0二GO+POcinC2=G1+P1C1=G1+P1(G0+P0cin)=G1+P1G0+P1P0cin C3=G2+P2C2=G2+P2(G1+P1cin)=G2+P2G1+P2P1GO+P2P1POcinC4=G3+P3C3=G3+P3(G2+P2C2)=G3+P3G2+P3P2G1+P3P2P1GO+P3P2P1POcin Cout=c4由超前进位链，各个进位彼此独立产生，将进位级联传播给去掉了，因此， 减小了进位产生的延迟时间。同样可推导出下面的式子：SUM=ABCin= (AB(A+B)CinU=GPCin 本实验中采用8位超前进位加法器第三章详细设计流程3.1.创
5、建工程文件打开Quartus II 9.1创建一个工程文件adder_ahead选择菜单File中New Project Wizard命令，在如下“工程设置对话框 中单击右侧“按钮，找到文件夹D:atleraquartus,选中已存盘的 add_ahead.vhd 的文件。单击Next,将与工程有关的文件加入此工程。(1) 选择仿真器和综合器类型。都选默认的None。(2) 选择目标芯片。(3) 工具设置。这里默认使用Quartusll自含的所有设计工具。(4) 结束设置。32程序的编译(1).选择菜单“Processing “Start Compilation命令，或者点 击运行编译按钮，启
6、动完全编译，这里的完全编译包括分析与综合、适配、 装配文件、定时分析、网编文件提取过程。如果只要进行期中的某一项编 译，可以选着“Tools - “Compiler Tool命令，或者点击按钮即可 出现编译工具选择串口，共包括5个编译工具，分别为分析与综合器、适 配器、装配器、定时分析器、网表文件提提取器，单机每个工具前面的小图标可单独启动每一个编译器。(2)编译完成后，会将有关的编译信息显示在窗口中，可查看其中的相关内容。还可以查看中和后的电路原理图，选择“Tools” 一- “Ne tlistViewers” 一- “RTL Viewer”菜单命令，既可观察综合生成的RLT方式的 电路原理
7、图，在这里我们可以看到8位超期进位加法器生成的原理图如 下:8位超期进位加法器生成的原理图:33波形的仿真仿真时序，对项目进行仿真测试，也可以对项目中的某一个子模块进行仿真，其方法是选择菜单 “Assignment” “Wizard“Simulator SetWizard命令，在设置过程中指定仿真对象，并指定对象的仿真类型、矢量激励源等。(1) 打开波形编辑器选择菜单“File” -一 “New”命令，在“New”对话框中选择“Other File” 页中的“Vector Wave File”选项，单击“ok”按钮，即出现选择波形按 钮；(2) 输入信号节点选择菜单“View” “Utilit
8、y Windows” “Node Finder”命令，出 现对话框，在“Filter”下拉列表中选择“Pins： all”选项，再次单击“Lis t”按钮，即在下面的“ Nodes Found ”框中出现本设计项目的所有 端口引脚列表，从端口列表中选择所需要的，并逐个拖到波形编辑窗口中Mode TinderLook in:ladd aheadlFilter： |pins; all三|Custcmize.Include sub entitiesNodes Found:N吕1已Assign rn已门匕Type| CreatoiAU nassignedInput GroupUser entered_
9、a0U nassignedInputUser entered一MlU nassigriedInputUser enteredU nsisigredIrputUser enteredU nassigriedInputU ser 已门tered_a4U nassignedInputUser enteredU nassignedInputUser entered_a6U nassignedInputUser entered-a7U nassigriedInputUser entered_bU nassigriedIrput GroupUser entered_b0U nassigriedInputL
10、I ser entered11U nassignedInputUser entered1 1 L. .J| B.nl !1 1cf 卜il i(4) 编辑输入信号波形 点击波形编辑窗口中的全屏显示，使用波形编辑窗口中的各种波形赋值， 编辑各输入信号的激励波形。在仿真的时候需要设置一个合理的区域，选择菜单Edit” 一- “End Time”命令,在淡出的“Time”窗口中输入60us.对数据的型号的格式可以选择：Binary（二进制），Hexadecimal（十六 进制）、Oct al（八进制）、Signed Decimal（有符号十进制），Unsgned Decimal（无符号十进制）。这里
11、选择的是Binary 二进制，便于观察结果。(5) 仿真参数的设置，选择菜单“ Assignmen ts “Se tt ing” 命令，在弹出的对话框选择“ Simula tor Se tt ing ”项下的“ Mode”,以选择仿真模式，仿真模式有功能仿真模式和时序仿真模式，这里选择 功能仿真。(6) 观察仿真结果Han亡Valae b.110. 9 ns百ab odirou：H bB 0101011cinE： 0E： 0国 srum oiioirn- p=5. 12i10.24 远i15. 38 us20.48 逛 i25.6i3C19 9 nsaoicoiiDcDOLOOill匚COIO
12、IDOOi jF010101IDcDL030111OlOllDOO11JUJJUUU；、1LUJJJJ11IIlllllllltlII ! I I ! I I ! I选择菜单“ Processing “S tar t Simula ti on ”命令，即启动仿真器 工作。仿真完毕后，可以通过输出波形，检验所设计电路的功能是否正确。 8位超前进位的功能输出波形图：第四章设计结果分析输入a0010011000100111输入b00101011001010111cin010 1sum011010000110100101101010 01101011结果中显示是正常的，8位超前进位加法器得到成功的实现
13、8位超前进位器综合后的RTL级原理图KKK.MKKK第五章 源程序代码8 位超前进位加法器module add_ahead(sum,cout,a,b,cin); input7:0 a,b;input cin; output7:0 sum;output cout;wire7:0 G,P;wire7:0 C,sum;assign G0=a0&b0;assign P0=a0|b0;assign C0=cin;assign sum0=G0AP0AC0;assign G1=a1&b1;assign P1=a1|b1;assign C1=G0|(P0&cin);assign sum1= G1AP1AC1;assign P2=a2&b2;assign C2=G1|(P1&C1);assign sum2=G2AP2AC2;assign G3=a3&b3;assign P3=a3|b3;assign C3=G2|(P2&C2);assign sum3=G3AP3AC3;assign G4=a4&b4;assign P4=a4|b4;assign C4=G3|(P3&C3);assign sum4=G2AP2AC2;assign G5=a5&b5;assign P5=a5|b5;assign C5=G4|(P4&C4);assign sum5=G5AP5
